| 主权项 |
1.一种半导体装置,备有:半导体元件;与上述半导体元件成连接状态,并设有上述半导体元件之至少一部分位于此之第1开口部,及排列设在上述第1开口部周围之多数第2开口部之绝缘薄膜;以及,端部有位于上述第2开口部之连接部,形成在上述绝缘薄膜之一面而连接在上述半导体元件之配线图案;上述第2开口部有一对长边而略呈方形,上述一对长边对形成上述第1开口部之边中之最近位置之边,位于垂直方向之位置,上述连接部则从上述一对长边之两侧向中心方向,配置成交错状。2.如申请专利范围第1项所述之半导体装置,上述配线图案之上述端部,系向离开上述绝缘薄膜之面之方向弯曲,上述连接部,系在上述第2开口部之内侧位于离开上述绝缘薄膜方向之位置。3.一种半导体装置之制造方法,包含:在绝缘薄膜形成,在与半导体装置成连接状态下,上述半导体元件之至少一部分位于此之第1开口部,及排列设在上述第1开口部周围之多数第2开口部之过程;在上述绝缘薄膜之一个面上形成,其端部有位于上述第2开口部之连接部,形成在上述绝缘薄膜之一个面上而连接在上述半导体元件之配线图案之过程;以及将半导体元件连接在上述配线图案,配设在上述绝缘薄膜之过程;上述第2开口部有一对长边而略呈方形,上述一对长边对形成上述第1开口部之边中之最近位置之边,位于垂直方向,上述连接部从上述一对长边之两侧向中心方向,配置成相互交错状。4.一种可挠基板之制造方法,包含:在绝缘薄膜形成,在与半导体装置成连接状态下,上述半导体元件之至少一部分位于此之第1开口部,及排列设在上述第1开口部周围之多数第2开口部之过程;以及,在上述绝缘薄膜之一个面上形成,其端部有位于上述第2开口部之连接部,形成在上述绝缘薄膜之一个面上而连接在上述半导体元件之配线图案之过程;上述第2开口部有一对长边而略呈方形,上述一对长边对形成上述第1开口部之边中之最近位置之边,位于垂直方向,上述连接部从上述一对长边之两侧向中心方向,配置成相互交错状。5.如申请专利范围第4项所述之可挠基板之制造方法,包含,分别在各自之上述第2开口部之内侧,形成能以电气方向使对应之所有上述连接部导通而加以连结之连结部后,再切开上述连结部去除之过程。6.一种可挠基板,备有:与半导体元件成连接状态,并设有上述半导体元件之至少一部分位于此之第1开口部,及排列设在上述第1开口部周围之多数第2开口部之绝缘薄膜;以及,端部有位于上述第2开口部之连接部,形成在上述绝缘薄膜之一面而连接在上述半导体元件之配线图案;上述第2开口部有一对长边而略呈方形,上述一对长边对形成上述第1开口部之边中之最近位置之边,位于垂直方向之位置,上述连接部则从上述一对长边之两侧向中心方向,配置成交错状。7.如申请专利范围第6项所述之可挠基板,其特征在于,位于上述第2开口部内而相面对之一对上述连接部,系以平行于上述第2开口部之短边假想线为中心,配设在对称位置。8.如申请专利范围第6项所述之可挠基板,上述连接部之宽度,由上述绝缘薄膜之面上,向第2开口部之中央方向变狭窄。9.如申请专利范围第6项至第8项中之任一项所述之可挠基板,上述配线图案备有,接近形成在上述第2开口部之周围,且与上述连接部导通之测试接合片。10.如申请专利范围第6项至第8项中之任一项所述之可挠基板,上述第2开口部之长边之长度,系依能避开上述配线图案之位置而决定。11.如申请专利范围第10项所述之可挠基板,上述第2开口部之长边之长度系沿着此第2开口部之排列方向,从中央向外侧,在上述第1开口部侧变短。12.如申请专利范围第6项至第8项中之任一项所述之可挠基板,上述第2开口部之短边之长度较相邻之上述第2开口部间之间隔为短。13.如申请专利范围第6项至第8项中之任一项所述之可挠基板,具有,在上述第2开口部之内侧,以电气方式使位于任一上述第2开口部之所有上述连接部导通,而加以连结之连结部。14.一种电路基板,备有申请专利范围第1项或第2项所述之半导体装置,及形成有所希望之导电图案之基板,而上述半导体装置之上述连接部连接在上述导电图案。15.一种半导体装置之实装方法,包含:在电路基板形成导电图案之过程;在上述导电图案设焊锡之过程;以及,介由预先设在上述导电图案之上述焊锡,将申请专利范围第1项或第2项所述之半导体装置之上述连接部连接在此导电图案之过程。图式简单说明:第一图系表示第1实施形态之半导体装置之图。第二图系表示制造第1实施形态之半导体装置时使用之可挠基板之图。第三图(A),第三图(B)系表示可挠基板之加工过程之图。第四图系表示实装第1实施形态之半导体装置之电路基板之图。第五图系表示实装第1实施形态之半导体装置用之电路基板之被连接部之形状及排列之图。第六图(A)及第六图(B)系表示将第1实施形态之半导体装置实装于电路基板之过程之图。第七图系表示第2实施形态之半导体装置之图。 |
