| 主权项 |
1.一种影像信号处理电路,为在具备有:因应于画像倍率资料而对输入影像信号实施缩小或扩大处理的输入处理、和记忆该缩小或扩大的影像信号的缓冲记忆体,和含有在藉由依从于前述画像倍率资料而来产生写入控制信号的处理,而进行对前述缓冲记忆体的写入的控制的同时,并依据前述画像倍率资料的变更后之前述写入控制信号而算出画像尺寸资料的算出电路的写入控制部等,又具有将算出的画像尺寸资料作为标头而与缩小或扩大的影像信号一齐写入至前述缓冲记忆体的同时,亦将表示前述画像倍率资料的变更后之预定期间画像倍率的变更的旗标位元写入至前述标头,进而在依从前述画像尺寸资料而控制来自前述缓冲记忆体的影像信号的读出的同时,前述旗标位元的检出时系将固定时间输出作静音处理的显示控制者。2.如申请专利范围第1项之影像信号处理电路,其中,前述写入控制部更具备有至少在前述算出电路的算出期间,禁止对前述缓冲记忆体的写入之禁止电路者。3.如申请专利范围第1项或第2项之影像信号处理电路,其中,前述预定期间系为2垂直期间,前述固定期间系为1垂直期间者。图式简单说明:第一图表示本发明之第1实施形态之方块图。第二图表示对栏位记忆体之写入的资料构成之说明图。第三图表示视窗显示例之图。第四图用以说明第1实施形态之动作的时序流程图。第五图用以说明于第1实施形态中发生位址超越之情形的动作之时序流程图。第六图表示本发明之第2实施形态之方块图。第七图用以说明第2实施形态之动作的时序流程图。第八图用以说明第2实施形态中发生位址超越之情形的动作之时序流程图。第九图表示习知之缩小影像信号处理电路之方块图。第十图用以说明习知之缩小影像信号处理电路之动作的时序流程图。第十一图用以说明习知之缩小影像信号处理电路之其他动作的时序流程图。 |
