| 摘要 |
본 발명은 전계 효과 트랜지스터를 포함하는 반도체 소자에 관한 것으로, 보다 구체적으로, 그의 상부에 활성 패턴을 포함하는 기판; 및 상기 활성 패턴을 가로지르는 게이트 구조체를 포함한다. 이때, 상기 게이트 구조체는: 게이트 전극; 상기 게이트 전극 상의, 제1 유전 상수를 갖는 캐핑 패턴; 상기 게이트 전극의 양 측벽들 상의 한 쌍의 스페이서들; 및 상기 캐핑 패턴과 상기 스페이서들 사이에 개재된, 제2 유전 상수를 갖는 저유전 물질을 포함하고, 상기 제2 유전 상수는 1과 같거나 크고 상기 제1 유전 상수보다 작다. |
