| 主权项 |
1.一种半导体晶圆元件,包含:一半导体晶圆,系具有一配置于该半导体晶圆之一中心区域的电路区域及一未形成有电路之该半导体晶圆的周边区域;一些半导体元件,系形成于该电路区域;一多层导线结构,系形成于该电路区域并具有连接至该半导体元件和内阶绝缘薄膜的多层导线,至少一些该多层导线为包含导线图案及嵌入于该等内阶绝缘薄膜的介层导体的金属镶嵌导线;及一多层导线结构,系形成于该周边区域,具有由相同于该等内阶绝缘薄膜之材质所组成的绝缘薄膜及由相同于该等导线图案之材质所组成的导体图案,并且不具有对应于该等介层导体的导体图案。2.如申请专利范围第1项所述之半导体晶圆元件,其中至少一个该等内阶绝缘薄膜及对应于至少一层该等多层导线的至少一个该等绝缘薄膜每一个包含一第一蚀刻阻绝层、一第一绝缘层、一第二绝缘层及一第三绝缘层,该等导线图案及该等导体图案系配置于经由该第三及第二绝缘层所形成的槽中,以及该等介层导体系配置于经由该第一绝缘层及该第一蚀刻阻绝层所形成的洞中。3.如申请专利范围第2项所述之半导体晶圆元件,其中该第二绝缘层系一第二蚀刻阻绝层并且该第一及第三绝缘层系氧化矽层。4.如申请专利范围第2项所述之半导体晶圆元件,其中该第二绝缘层系一具有一低于氧化矽的介电常数的绝缘层,并且该第三绝缘层系一具有一高于该第二绝缘层的介电常数的绝缘层。5.如申请专利范围第2项所述之半导体晶圆元件,其中每个形成于该电路区域的该等导线图案及介层导体系由一覆盖每个槽和洞的一连续内表面之阻挡层金属层及一填塞于每个槽和洞的可氧化金属层所制成。6.如申请专利范围第2项所述之半导体晶圆元件,其中每个形成于该电路区域的该等介层导体系由一覆盖每个洞的一连续内表面之阻挡层金属层所制成,并且每个该等导线图案系由一覆盖每个槽的一连续内表面之阻挡层金属层及一填塞于每个槽的可氧化金属层所制成。7.如申请专利范围第4项所述之半导体晶圆元件,其中该第二绝缘层于该周边区域被除去且该第三绝缘层系形成以覆盖该第二绝缘层之一最外边侧壁。8.如申请专利范围第4项所述之半导体晶圆元件,其中该第二绝缘层于该周边区域被除去并且一相同于该导电图案和导体图案的导电层系形成以覆盖该第二绝缘层之一最外边侧壁。9.如申请专利范围第2项所述之半导体晶圆元件,其中该多层导线结构具有形成在该第一蚀刻阻绝层下方且由可氧化金属所制成的下阶导线图案。10.一种制造一半导体晶圆元件的方法,包含步骤:(a)形成下导线图案在一具有形成于一电路区域的半导体元件之半导体晶圆之上,该等下导线图案系连接至该等半导体元件;(b)形成一内阶绝缘薄膜在该半导体晶圆之上,该内阶绝缘薄膜覆盖该等下导线图案并具有一平坦化表面;及(c)形成连接至该等下导线图案、配置在该电路区内之该等介层导体上的导块图案及由相同于在除了该电路区域之一周边区域内的该等导线图案之材质所制成的导体图案,藉由嵌入该等介层导体、导线图案及导体图案于该内阶绝缘薄膜,该等导电图案被电性隔离。11.如申请专利范围第10项所述之制造一半导体晶圆元件的方法,其中:该步骤(b)包含一连续地叠制一第一蚀刻阻绝层、一具有一平坦化表面之第一绝缘层、一第二绝缘层及一第三绝缘层的步骤;及该步骤(c)包含一连续地除去该第二和第三绝缘层以形成导线图案槽于该电路区域内及导体图案槽于除了该电路区域的一周边区域内之步骤(c-1)、一形成经由该电路区域内的该第一绝缘层及该第一蚀刻阻绝层的洞之步骤(c-2),每个洞从该导线图案的底部延伸至该下导线图案,及一填塞导体于该等导线图案槽、洞及导体图案槽之步骤(c-3)。12.如申请专利范围第10项所述之制造一半导体晶圆元件的方法,其中:该步骤(b)包含一叠制一第一蚀刻阻绝层和一第一绝缘层之步骤(b-1)、一研磨该第一绝缘层以使该第一绝缘层之一上表面平坦化的步骤(b-2)、及一叠制一第二绝缘层及一第三绝缘层在该平坦化表面上的步骤(b-3);及该步骤(c)包含一于该电路区域内形成经由该第一绝缘层及第一蚀刻阻绝层的洞以暴点该下导线图案之步骤(c-1),在该步骤(b-2)之后、一填塞介层导体于该等洞内的步骤(c-2),一选择性地除去该第三及第二绝缘层以形成于该电路区域内暴露该等介层导体的表面之导线图案槽及除了该电路区域于一周边区域内的导体图案槽之步骤(c-3),在该步骤(b-3)之后、及一填塞导体于该等导线图案槽及导体图案槽之步骤(c-4)。13.如申请专利范围第11项所述之制造一半导体晶圆元件的方法,其中:该步骤(b)包含一叠制一蚀刻阻绝层和一第一绝缘层之步骤(b-1)、一将该第一绝缘层之一上表面平坦化的步骤(b-2)、及一叠制一在该平坦化第一绝缘层上具有一低于氧化矽的介电常数之第二绝缘层及一具有一高于该较低介电常数之介电常数的第三绝缘层之步骤(b-3);及该步骤(c)包含一用该第三绝缘层获该导体覆盖该第二绝缘层之一最外边侧壁之步骤。14.如申请专利范围第11项所述之制造一半导体晶圆元件的方法,其中:该步骤(b)包含一形成一具有一低于氧化矽的介电常数之第一绝缘层之步骤(b-1)、一除去于该周边区域内之该第一绝缘层的步骤(b-2)、及一在该半导体晶圆上形成一具有一高于该较低介电常数之介电常数的第二绝缘层之步骤(b-3);及该步骤(c)包含一用该第二绝缘层获该导体覆盖该第一绝缘层之一最外边侧壁之步骤。15.一种制造一半导体晶圆元件的方法,包含步骤:(a)形成一具有一低于氧化矽的介电常数之第一绝缘层在一包含一半导体晶圆之基本结构之上;(b)除去于该半导体晶圆的一周边区域内该第一绝缘层;(c)形成一具有一高于该第一绝缘层的介电常数之第二绝缘层,该第二绝缘层覆盖该第一绝缘层的一最外边侧壁;(d)形成至少经由该第二绝缘层的导线槽;(e)形成一导电层在该第二绝缘层上;及(f)研磨该导电层以留下导线图案于该导线槽内并且形成一结构其中该第一绝缘层之一最外边侧壁系用该第二绝缘层或该导电层覆盖。16.如申请专利范围第15项所述之制造一半导体晶圆元件的方法,其中该步骤(d)留给覆盖该第一绝缘层之最外边侧壁之该第二绝缘层,并且该步骤(f)以该第二绝缘层覆盖该第一绝缘层之最外边侧壁。17.如申请专利范围第15项所述之制造一半导体晶圆元件的方法,其中该步骤(d)使该第一绝缘层之最外边侧壁暴露在该导线槽外,该步骤(e)形成该导体层其在一周边区域系厚于在该半导体晶圆的一中央区域,并且该步骤(f)留给覆盖该第一绝缘层之最外边侧壁的该导电层。18.如申请专利范围第15项所述之制造一半导体晶圆元件的方法,更包含步骤:(g)形成一蚀刻阻绝层和一下绝缘层在该步骤(a)之前;及(h)形成与经由该下绝缘层和该蚀刻阻绝层连续的介层洞。19.如申请专利范围第18项所述之制造一半导体晶圆元件的方法,更包含步骤:(h)平坦化该下绝缘层在该步骤(g)之后,其中该步骤(e)及(f)形成金属镶嵌导线。20.如申请专利范围第15项所述之制造一半导体晶圆元件的方法,其中具有该较低介电常数之该第一绝缘层为一涂布型绝缘层、一含氟或碳之氧化矽薄膜、及一多孔绝缘层其中之一。21.一种半导体晶圆元件,包含:一基本结构,包含一半导体晶圆;一第一绝缘层,具有一低于氧化矽的介电常数且形成在该基本结构之上于一除了该基本结构之一周边区域的区域内;一第二绝缘层,具有一高于该第一绝缘层的介电常数且形成在该第一绝缘层上;导线槽,形成至少经由该第二绝缘层;填塞于该导线槽之导体图案;及该第二绝缘层或相同于该导体之材质的一层覆盖该第一绝缘层的一最外边侧壁。图式简单说明:第1A至1I图系根据本发明一实施例说明用于一半导体晶圆元件之制造程序的横截面图及平面图;第2A至2G图系根据本发明另一实施例说明用于一半导体晶圆元件之制造程序的横截面图;第3A至3I图系根据本发明另一实施例说明用于一半导体晶圆元件之制造程序的横截面图;第4图系一显示由实施例方法之一所制造的一半导体晶圆元件之结构例的横截面图;第5A至5D图系说明当利用一涂布型绝缘层时所发生之问题的横截面示意图;第6A至6D图系根据本发明另一实施例说明用于一半导体晶圆元件之制造程序的横截面图;第7A至7D图系显示对应于第6A至6D图所示之程序的布局之平面图;第8A至8C图系显示第6A至6D图所示之实施例的一变化之横截面图;第9A至9L图系根据本发明又另一实施例说明用于一半导体晶圆元件之制造程序的横截面示意图;第10A至10D图系显示对应于第9A至9D图所示之程序的一半导体晶圆布局之平面图;第11A至11C图系显示第9A至9L图所示之实施例的一变化之横截面图;第12A至12D图系根据习知技术说明用于一半导体晶圆元件之制造程序的横截面图;第13A至13G图系说明凹陷及相关问题之横截面图;及第14A及14B图系根据其他习知技术说明用于一半导体晶圆元件之制造程序的横截面图。 |
