| 主权项 |
1.一种用于多重通道测试器之电路,其系包含:a)一个中央资源;b)复数个输出端;及c)一个转换矩阵,该转换矩阵系透过复数个可选择之通道而连接该中央资源至该复数个输出端,该复数个可选择之通道之每一个系包含:(i)以半桥式结构连接之复数个PIN二极体,其系具有一个中央资源连接端,一个输出连接端及一个共同端;及(ii)一个第一,一个第二及一个第三偏压源,以用于使该复数个PIN二极体顺向偏压,该第一及第二偏压源系分别连接至该中央资源连接端及该半桥式结构之该输出连接端,该第三偏压源系连接至该共同节点,该第一及第二偏压源系建构成提供实质上平衡的输出,使得该第一及第二偏压源之输出之总和对于该第三偏压源之该输出系实质上平衡的。2.如申请专利范围第1项所述之用于多重通道测试器之电路,其中,该可选择通道系包含:a)至少两个串联之PIN二极体,该两个串联之PIN二极体系连接至相邻于该中央资源之该中央资源;及b)至少两个串联之PIN二极体,该两个串联之PIN二极体系连接成相邻于该选择出之通道之该输出连接端。3.如申请专利范围第1项所述之用于多重通道测试器之电路,其中,该复数个可选择之通道之每一个系包含相同的第一偏压源。4.如申请专利范围第3项所述之用于多重通道测试器之电路,其进一步包含复数个第二偏压源,且其中,该复数个可选择之通道之每一个系包含一个不同的第二偏压源。5.如申请专利范围第4项所述之用于多重通道测试器之电路,其中,该复数个第二偏压源系包含一个接脚电子驱动器及一个匹配电阻器。6.如申请专利范围第4项所述之用于多重通道测试器之电路,其中,该复数个第二偏压源之每一个系能够反向偏压一个非选择出之通道之一个D4层二极体。7.如申请专利范围第4项所述之用于多重通道测试器之电路,其进一步包含复数个开关,且其中,一个单一第三偏压源系透过复数个开关而连接至该复数个可选择之通道之该些共同节点之每一个。8.如申请专利范围第7项所述之用于多重通道测试器之电路,其进一步于该共同节点之任一侧上包含复数个PIN二极体,且其中,每一个通道系连接至该第三偏压源。9.如申请专利范围第8项所述之用于多重通道测试器之电路,其中,该连接至该共同节点之复数个PIN二极体之每一个系透过一个开关而连接至该第三偏压源。10.如申请专利范围第9项所述之用于多重通道测试器之电路,其进一步包含于该半桥之一个中央资源侧上之复数个PIN二极体,该复数个PIN二极体系位于邻近于该通道之该中央资源连接端处,且包含于该半桥之一个,输出端侧上之复数个PIN二极体,该复数个PIN二极体系位于邻近于该通道之该输出连接端处。11.如申请专利范围第9项所述之用于多重通道测试器之电路,其中,该转换矩阵系包含:a)复数个PIN二极体,其包含一个并联于该中央资源之D1层;b)复数个PIN二极体,其包含一个D2层,该D2层之该复数个PIN二极体系包含复数个群,该复数个群系包含并联之复数个PIN二极体,该复数个D1层之PIN二极体之每一个系连接至D2层之并联之PIN二极体之该些群中不同的一个;c)复数个PIN二极体,其包含一个D3层,该D3层之该复数个PIN二极体系包含复数个群,该复数个群系包含并联之复数个PIN二极体,该复数个D2层之PIN二极体之每一个系连接至D3层之并联之PIN二极体之该些群中不同的一个;及d)复数个PIN二极体,其包含一个D4层,该D4层之该复数个PIN二极体系包含复数个群,该复数个群系包含并联之复数个PIN二极体,该复数个D3层之PIN二极体之每一个系连接至D4层之并联之PIN二极体之该些群中不同的一个。12.如申请专利范围第11项所述之用于多重通道测试器之电路,其中,该复数个可选择之通道之每一个系包含:a)一个D1层PIN二极体,其系串联至一个D2层PIN二极体,该串联之D1及D2层PIN二极体系串联至邻近该中央资源之该中央资源;及b)一个D3层PIN二极体,其系串联至一个D4层PIN二极体,该串联之D3及D4层PIN二极体系串联至邻近该可选择之通道的一个输出端之一个输出接脚。13.如申请专利范围第11项所述之用于多重通道测试器之电路,其系进一步包含:a)至少一个反向偏压源,其系连接至该复数个D1层二极体,以允许该复数个D1层二极体之可选择之反向偏压;及b)至少一个反向偏压源,其系连接至该复数个D4层二极体,以允许该复数个D4层二极体之可选择之反向偏压。14.如申请专利范围第13项所述之用于多重通道测试器之电路,其中,该复数个第二偏压源之每一个系包含一个接脚电子驱动器及一个匹配电阻器。15.如申请专利范围第14项所述之用于多重通道测试器之电路,其中,该复数个第二偏压源之每一个系能够反向偏压一个非选择出之通道之一个D4层二极体。16.如申请专利范围第9项所述之用于多重通道测试器之电路,其中,该转换矩阵系包含:a)复数个PIN二极体,其包含一个并联于该中央资源之D1层;b)复数个PIN二极体,其包含一个D2层,该D2层之该复数个PIN二极体系包含复数个群,该复数个群系包含并联之复数个PIN二极体,该复数个D1层之PIN二极体之每一个系连接至D2层之并联之PIN二极体之该些群中不同的一个;c)复数个PIN二极体,其包含一个D3层,该D3层之该复数个PIN二极体系包含复数个群,该复数个群系包含并联之复数个PIN二极体,该复数个D2层之PIN二极体之每一个系连接至D3层之并联之PIN二极体之该些群中不同的一个;及d)复数个PIN二极体,其包含一个D4层,该D4层之该复数个PIN二极体系包含复数个群,该复数个群系包含并联之复数个PIN二极体,该复数个D3层之PIN二极体之每一个系连接至D4层之并联之PIN二极体之该些群中不同的一个。17.如申请专利范围第16项所述之用于多重通道测试器之电路,其系进一步包含:a)复数个开关,其系于该D2层PIN二极体及该D3层二极体之对应之连接群之间之每一个节点处,提供至该第三偏压源可转换之连接;且b)复数个D1层二极体之每一个系连接至该相同的第一偏压源,且其中,该复数个D4层二极体之每一个系连接至一个不同的第二偏压源。18.如申请专利范围第17项所述之用于多重通道测试器之电路,其中,该第二偏压源系包含一个接脚电子驱动器及一个匹配电阻器。19.如申请专利范围第17项所述之用于多重通道测试器之电路,其中,该D1层之该复数个二极体及该D2层之该复数个二极体系由该第一偏压源顺向连接至该第三偏压源,且其中,该D3层之该复数个二极体及该D4层之该复数个二极体系由该第二偏压源顺向连接至该第三偏压源。20.如申请专利范围第17项所述之用于多重通道测试器之电路,其系进一步包含:至少一个反向偏压源,其系连接至该复数个D1层二极体,以允许该复数个D1层二极体之可选择之反向偏压;及至少一个反向偏压源,其系连接至该复数个D4层二极体,以允许该复数个D4层二极体之可选择之反向偏压。21.如申请专利范围第20项所述之用于多重通道测试器之电路,其中,该第二偏压源系包含一个接脚电子驱动器及一个匹配电阻器。22.如申请专利范围第16项所述之用于多重通道测试器之电路,其系进一步包含:至少一个反向偏压源,其系连接至该复数个D1层二极体,以允许该复数个D1层二极体之可选择之反向偏压;及至少一个反向偏压源,其系连接至该复数个D4层二极体,以允许该复数个D4层二极体之可选择之反向偏压。23.一种用于多重通道测试器之电路,其系包含:a)复数个PIN二极体,其系连接成形成一个转换矩阵,使得能够连接一个中央资源至复数个输出接脚,该转换矩阵系包含:(i)一个第一复数个并联之PIN二极体,其系能够连接至该中央资源;(ii)一个第二复数个PIN二极体,其包含并联之二极体之复数个群,该复数个群系包含并联之复数个PIN二极体,该第一复数个并联之PIN二极体之每一个系串连至该第二复数个PIN二极体之该些群中不同的一个;(iii)一个第三复数个PIN二极体,其包含并联之二极体之复数个群,该复数个群系包含并联之复数个PIN二极体,该第二复数个并联之PIN二极体之每一个系串连至该第三复数个PIN二极体之该些群中不同的一个;及(iv)一个第四复数个PIN二极体,其包含并联之二极体之复数个群,该复数个群系包含并联之复数个PIN二极体,该第三复数个并联之PIN二极体之每一个系串连至该第四复数个PIN二极体之该些群中不同的一个;b)一个第一偏压源,其系连接至该第一复数个并联之PIN二极体;c)复数个第二偏压源,该复数个第二偏压源之每一个系连接成相邻于该复数个输出接脚之相对应之一个输出接脚;d)一个第三偏压源,其系透过复数个固态开关而连接至该转换矩阵;且e)其中,该转换矩阵系以半桥的结构建构而成,使得该第一电流源、该复数个第二偏压源之被选择出之一个及该第三偏压源系能够透过一个选择出之固态开关而顺向偏压该些选择出之PIN二极体,以能够选择性地形成由该中央资源至该复数个输出接脚之每一个的通道。24.如申请专利范围第23项所述之用于多重通道测试器之电路,其中,该第一复数个PIN二极体及该第二复数个PIN二极体系设置于该电路中之邻近该中央资讯处,且其中,该第三复数个PIN二极体及该第四复数个PIN二极体系设置于该电路中之邻近该复数个输出接脚之相对应输出接脚处。25.如申请专利范围第23项所述之用于多重通道测试器之电路,其中,该第一偏压源系包含一个连接至该第一复数个并联之PIN二极体的第一电流源,且其中,该复数个第二偏压源系包含复数个接脚电子驱动器,该复数个接脚电子驱动器之每一个系连接成邻近于该复数个输出接脚之相对应输出接脚,且其中,该第三偏压源系包含一个透过复数个固态开关而连接至该转换矩阵之第二电流源。26.如申请专利范围第25项所述之用于多重通道测试器之电路,其中,该复数个接脚电子驱动器之每一个系包含一个电压源及一个匹配电阻器。27.如申请专利范围第26项所述之用于多重通道测试器之电路,其中,该第一复数个PIN二极体及该第二复数个PIN二极体系设置于该电路中之邻近该中央资讯处,且其中,该第三复数个PIN二极体及该第四复数个PIN二极体系设置于该电路中之邻近该复数个输出接脚之相对应输出接脚处。28.如申请专利范围第25项所述之用于多重通道测试器之电路,其系进一步包含至少一个第四偏压源,其系连接至该转换矩阵,使得能够反向偏压该第一复数个并联之PIN二极体之选择出来的PIN二极体。29.如申请专利范围第28项所述之用于多重通道测试器之电路,其系进一步包含至少一个第五偏压源,其系连接至该转换矩阵,使得能够反向偏压该第三复数个PIN二极体之选择出来的PIN二极体。30.如申请专利范围第29项所述之用于多重通道测试器之电路,其中,该至少一个第五偏压源系连接于该第三复数个PIN二极体之每一个及该第四复数个PIN二极体之间。31.如申请专利范围第30项所述之用于多重通道测试器之电路,其中,该第一复数个PIN二极体及该第二复数个PIN二极体系设置于该电路中之邻近该中央资讯处,且其中,该第三复数个PIN二极体及该第四复数个PIN二极体系设置于该电路中之邻近该复数个输出接脚之相对应输出接脚处。32.如申请专利范围第24项所述之用于多重通道测试器之电路,其中,该第一复数个PIN二极体系由该第一偏压源顺向连接至该第二复数个PIN二极体,且其中,该第二复数个PIN二极体系由该第一复数个PIN二极体顺向连接至该复数个固态开关,且其中,该第四复数个PIN二极体系由该复数个输出接脚顺向连接至该第三复数个PIN二极体,且其中,该第三复数个PIN二极体系由该第四复数个PIN二极体顺向连接至该复数个固态开关。33.如申请专利范围第23项所述之用于多重通道测试器之电路,其中,该第一复数个PIN二极体系由该第一偏压源顺向连接至该第二复数个PIN二极体,且其中,该第二复数个PIN二极体系由该第一复数个PIN二极体顺向连接至该复数个固态开关,且其中,该第四复数个PIN二极体系由该复数个输出接脚顺向连接至该第三复数个PIN二极体,且其中,该第三复数个PIN二极体系由该第四复数个PIN二极体顺向连接至该复数个固态开关。34.一种自动的多重通道测试器,其系包含:a)一个中央资源;b)复数个输出端;及c)一个转换矩阵,该转换矩阵系透过复数个可选择之通道而连接该中央资源至该复数个输出端,该复数个可选择之通道之每一个系包含:(i))以半桥式结构连接之复数个PIN二极体,其系具有一个中央资源连接端,一个输出连接端及一个共同端;及(ii)一个第一,一个第二及一个第三偏压源,以用于使该复数个PIN二极体顺向偏压,该第一及第二偏压源系分别连接至该中央资源连接端及该半桥式结构之该输出连接端,该第三偏压源系连接至该共同节点,该第一及第二偏压源系建构成提供实质上平衡的输出,使得该第一及第二偏压源之输出之总和对于该第三偏压源之该输出系实质上平衡的。35.如申请专利范围第34项所述之自动的多重通道测试器,其中,该可选择通道系包含:a)至少两个串联之PIN二极体,该两个串联之PIN二极体系连接至相邻于该中央资源之该中央资源;及b)至少两个串联之PIN二极体,该两个串联之PIN二极体系连接成相邻于该选择出之通道之该输出连接端。36.如申请专利范围第34项所述之自动的多重通道测试器,其中,该第一偏压源、该第二偏压源及该第三偏压源系连接至该转换矩阵,使得能够顺向偏压该些PIN二极体,第一偏压源系包含一个第一电流源,该第二偏压源系包含复数个接脚电子驱动器,该复数个接脚电子驱动器之每一个系连接成邻近于该复数个输出接脚之相对应输出接脚,该第三偏压源系包含一个透过复数个固态开关而连接至该转换矩阵之第二电流源,且其中,该转换矩阵系建构成能够选择性地形成由该中央资源至该复数个输出接脚之每一个的通道。37.如申请专利范围第34项所述之自动的多重通道测试器,其进一步包含一个第四偏压源,该第四偏压源系连接至该转换矩阵,使得能够反向偏压复数个非选择出之通道之选择出之PIN二极体。38.如申请专利范围第36项所述之自动的多重通道测试器,其中,该复数个可选择通道之每一个系包含:a)至少两个串联之PIN二极体,该两个串联之PIN二极体系连接至相邻于该中央资源之该中央资源;及b)至少两个串联之PIN二极体,该两个串联之PIN二极体系连接成相邻于该选择出之通道之每一个之该输出连接端。图式简单说明:第1图系显示一个先前技术之二进位树继电器矩阵;第2图系显示一个根据本发明之单一串联传输通道;第3图系显示一个根据本发明之一个较佳实施例之开关电路;第4图系显示一个根据本发明之一个较佳实施例之开关电路;及第5图系显示一个根据本发明之一个较佳实施例之开关电路。 |
