| 摘要 |
本发明之半导体记忆装置系包含记忆体阵列(1)，其系将包含电阻因电应力而变化，在前述电应力解除后，变化之电阻仍被保持之可变电阻元件(R11～Rij)与以N型MOSFET构成之选择电晶体(T11～Tij)所构成之记忆胞(1c)排列成矩阵状者；写入手段(2)，其系将电应力施加至前述可变电阻元件(R11～Rij)，以执行对前述记忆胞(1c)之资料写入者；写入状态检知手段(3)，其系检知写入动作时之前述电阻之变化者；及写入控制手段(4)，其系在前述电阻变化至特定之基准值时，停止电应力之施加者。藉此构成可缩短写入处理所需时间及写入精度高之半导体记忆装置。 |
