| 主权项 |
1.一种半导体积体电路封装,该封装包含一晶粒架构,系含一积体电路;一导线架,该导线架系含有一个布署于此晶粒架构下之一导线架平台及使一第一部份沿着该晶粒架构之第一面的一部份长度分布及使一第二部份沿着该晶粒架构之第二面之实质长度分布之金属接合区域。2.如申请专利范围第1项所述之封装,其中,该封装更包含复数个沿该晶粒架构之第一面及第二面分布之一接合线,该接合线可沿着与该晶粒架构相互联接于该金属接合区域内的第一及第二部份分布并且与其结合。3.如申请专利范围第1项所述之封装,其中,该封装进一步包含:一塑胶体,系围绕该晶粒架构及至少该导线架之一部份而成型;以及一第一单一连续外部导线架细条,系位于该塑胶体外部并且从该金属接合区域之第二部份放射出来。4.如申请专利范围第1项所述之封装,其中,该封装更包含一第二单一连续外部导线架细条,系位于该塑胶体外部并且从该导线架平台放射出来。5.如申请专利范围第4项所述之封装,其中,该积体电路系一金属氧化物半导体场效应的电晶体装置;该第一单一连续外部导线架细条系一源极端;以及该第二单一连续外部导线架细条系一汲极端。6.如申请专利范围第5项所述之封装,其中,该导线架更包含一闸极端,系含一沿着该晶粒架构之第三面之一部份长度分布之一闸极金属接合区域,并含一第三面系邻近该第二面;一导线架引线,位于该塑胶体外部;以及一闸极平台,结合至该晶粒架构。7.如申请专利范围第6项所述之封装,其中,该闸极平台系充分地结合于该晶粒架构第三面的中心。8.如申请专利范围第4项所述之封装,其中,该第一及第二单一连续外部导线架细条上结合有复数个分开设置之导线架接脚。9.如申请专利范围第1项所述之封装,其中,该封装更包含一塑胶体,系围绕该晶粒架构及至少该导线架之一部份而成型;一第一复数个外部导线架引线,系位于该塑胶体外部并且由该金属接合区域的第二部份放射出来;以及一第二复数个外部导线架引线,系位于该塑胶体外部并且从该导线架平台放射出来。10.如申请专利范围第1项所述之封装,其中,该封装更包含一第二晶粒架构,含有一第二积体电路;以及一第二导线架,含有一布署于该第二晶粒架构下之第二导线架平台及一第二金属接合区域含有一沿着该第二晶粒架构之第一面的一部份长度分布之第一部份并且有一个沿着该第二晶粒架构第二面的一部份长度分布之第二部份。11.如申请专利范围第10项所述之封装,其中,该导线架及第二导线架更包含一闸极端,含有一沿着该第二晶粒架构之余下部份长度分布之闸极金属接合区域;以及一导线架引线,位于该塑胶体外部,更包含一第一闸极平台,结合至该晶粒架构之一个角落;以及一第二闸极平台,结合至该晶粒架构之一个角落。12.如申请专利范围第1项所述之封装,其中,该第二部分系于不连续部份内沿着该晶粒架构第二面之全部长度而分布。13.如申请专利范围第1项所述之封装,其中,该金属接合区域系"L"形状位于顶部角落附近。14.如申请专利范围第1项所述之封装,其中,该金属接合区域系包含二"L"形状区域,一个在顶部角落附近且另一个在底部角落附近。15.如申请专利范围第1项所述之封装,其中,该金属接合区域系"J"形状位于该晶粒架构之顶部末端附近。16.如申请专利范围第1项所述之封装,其中,该金属接合区域更包含一"C"形状区域位于该晶粒架构之底部末端。17.如申请专利范围第1项所述之封装,其中,该金属接合区域系"J"形状。18.如申请专利范围第1项所述之封装,其中,该封装更包含一第二晶粒架构,整合于该导线架平台上并与该晶粒架构平行分开;一第二金属接合区域,其中该金属接合区域系包含一个分布于该晶粒架构之二相邻面附近之第一"L"型金属接合区域并且该第二金属接合区域系包含一个分布于该第二晶晶粒架构之二相邻面附近之第二"L"型金属接合区域。19.如申请专利范围第18项所述之封装,其中,该封装更包含一电子元件,整合于该导线架平台上并且结合至该晶粒架构及该第二晶粒架构。20.如申请专利范围第18项所述之封装,其中,该晶粒架构之二相邻面系包含一顶面和一左面并且该第二晶粒架构之二相邻面系包括一底面和一左面。21.如申请专利范围第18项所述之封装,其中,该晶粒架构之二相邻面系包含一底面和一左面并且上述第二晶粒架构的二相邻面系包括一底面和一右面。22.如申请专利范围第18项所述之封装,其中,该封装更包含一电子元件或布署于该导线架平台上之一第三晶粒架构。23.如申请专利范围第18项所述之封装,其中,该封装更包含至少一个其他晶粒架构布署于该导线架平台上;其中该金属接合区域系包括一分布于封装体的二相邻面附近之"L"型金属接合区域,其内之接合线连接至该"L"型金属接合区域和该晶粒架构及至少该其他晶粒架构的顶部表面。24.如申请专利范围第1项所述之封装,其中,该封装更包含:一第二晶粒架构;一第二导线架平台,含布署于其上之该第二晶粒架构,其中该第二晶粒架构系布署于该晶粒架构之下;以及一第二金属接合区域;其中,该金属接合区域系包含一分布于该晶粒架构的顶部末端附近之顶部"J"型金属接合区域和一围绕该晶粒架构的底部末端及该第二晶粒架构的顶部末端之中心"I"型金属接合区域;以及其中该第二金属接合区域系包括一分布于该第二晶粒架构之底部末端附近之底部"C"型金属接合区域。25.如申请专利范围第24项所述之封装,其中,该封装更包含一电子元件或布署于该导线架平台上并且结合至该晶粒架构之一晶粒架构。26.如申请专利范围第24项所述之封装,其中,该封装更包含:一第二电子元件或布署于该第二导线架平台上并且结合至该第二晶粒架构之一晶粒架构。27.一种减少半导体积体电路封装中电阻和电感的方法,该方法包含以下步骤:减少一晶粒架构尺寸及一导线架平台之至少一个角落;增加该晶粒架构至少两邻近面的金属接合区域分布区域长度,此时该导线架平台被减少;以及增加介于该金属接合区域和该晶粒架构之间的接合线相互联接之数目以减少电阻及电感。28.如申请专利范围第27项所述之方法,其中,该接合线增加之步骤系增加接合线的数目并没有减少相邻接合线之间的距离。29.如申请专利范围第27项所述之方法,其中,该分布增加之步骤系包括下列步骤:形成一于该晶粒架构顶部角落附近之"L"型金属接合区域。30.如申请专利范围第27项所述之方法,其中,该分布增加之步骤系包括下列步骤:形成二个"L"型金属接合区域,一个位于该晶粒架构顶部角落附近并且另一个位于该晶粒架构底部角落附近。31.如申请专利范围第27项所述之方法,其中,该分布增加之步骤系包括下列步骤:形成一于该晶粒架构顶部末端附近之"J"型金属接合区域。32.如申请专利范围第31项所述之方法,其中,该分布增加之步骤系包括下列步骤:形成一于该晶粒架构底部末端之"C"型金属接合区域。33.如申请专利范围第27项所述之方法,其中,该方法更包含下列步骤:形成一第一单一连续外部导线架终端细条,系位于该封装之塑胶体外部并且与该金属接合区域整合以减少外部终端阻抗及增进散热。34.如申请专利范围第33项所述之方法,其中,该方法更包含下列步骤:形成一第二单一连续外部导线架终端细条,系位于该塑胶体外部并且与布署于该晶粒架构之下的导线架平台整合以减少外部终端阻抗及增进散热。35.如申请专利范围第34项所述之方法,其中:该晶粒架构系一个金属氧化物半导体场效应的电晶体装置;该第一单一连续外部导线架终端细条系一源极端;以及该第二单一连续外部导线架终端细条系一汲极端。36.如申请专利范围第35项所述之方法,其中,该方法更包含下列步骤;形成一闸极端,含有一个沿着该晶粒架构第三面的一部份长度分布之闸门金属接合区域;形成一导线架引线,位于该塑胶体外部;以及放置一闸极平台于该晶粒架构底面中心附近。37.如申请专利范围第27项所述之方法,其中,该方法更包含下列步骤:增加邻近上述晶粒架构之第二晶粒架构之二邻近面周围之第二金属接合区域长度的分布;以及增加介于该第二金属接合区域和该第二晶粒架构之间的接合线相互联接之数目以减少电阻和电感。38.如申请专利范围第37项所述之方法,其中,该金属接合区域和该第二金属接合区域系"L"形状。39.如申请专利范围第37项所述之方法,其中,该方法更包含下列步骤:布署第二晶粒架构于该导线架平台上并与该晶粒架构平行分开;其中该金属接合区域之分布增加步骤包含:形成一个分布于该晶粒架构之二相邻面附近之第一"L"型金属接合区域;以及其中该第二金属接合区域之分布增加步骤包含:形成一个分布于该第二晶粒架构二相邻面附近之第二"L"型金属接合区域。40.如申请专利范围第37项所述之方法,其中,该方法更包含下列步骤:布署一电子元件于该导线架平台上;以及结合该电子元件至该晶粒架构及该第二晶粒架构。41.如申请专利范围第39项所述之方法,其中,该晶粒架构之二相邻面包含一顶面和一左面,且该第二晶粒架构之二相邻面包括一底面和一左面。42.如申请专利范围第39项所述之方法,其中,该晶粒架构之二相邻面包括一底面和一左面,且该第二晶粒架构之二相邻面包括一底面和一右面。43.如申请专利范围第39项所述之方法,其中,该方法更包含一电子元件或布署于该导线架平台上之一第三晶粒架构。44.如申请专利范围第27项所述之方法,其中,该方法更包含下列步骤:布署至少一个其他晶粒架构于该导线架平台上;其中该金属接合区域系包括一分布于封装体的二相邻面附近之"L"型金属接合区域,其内之接合线连接至该"L"型金属接合区域和上述晶粒架构及上述至少一个其他晶粒架构之顶部表面。45.如申请专利范围第27项所述之方法,其中,该方法更包含下列步骤:布署一第二晶粒架构于一第二导线架平台上,其中该第二晶粒架构系布署于该晶粒架构之下;以及形成一第二金属接合区域;其中该金属接合区域系包含一分布于该晶粒架构之顶面末端附近之顶部"J"型金属接合区域,和一毗邻该晶粒架构的底部末端及该第二晶粒架构的顶部末端之中心"I"型金属接合区域;以及其中该第二金属接合区域包括一分布于该第二晶粒架构的底部末端附近之底部"C"型金属接合区域。46.如申请专利范围第45项所述之方法,其中,该方法更包含下列步骤:布署一电子元件或一晶粒架构于该导线架平台上并且结合至该晶粒架构。47.如申请专利范围第46项所述之方法,其中,该方法更包含下列步骤:布署一第二电子元件或一晶粒架构于该第二导线架平台上并且结合至该第二晶粒架构。48.如申请专利范围第27项所述之方法,其中,该方法更包含下列步骤:形成一有第一复数个分开设置底部之第一单一连续外部导线架终端细条,系位于这个封装的塑胶体外部其中该第一单一连续外部导线架终端细条系与该金属接合区域整合以减少外部终端阻抗及增进散热;以及形成一有第二复数个分开设置底部之第二单一连续外部导线架终端细条,系位于塑胶体外部其中该第二单一连续外部导线架终端细条系与布署于该晶粒架构之下的导线架平台整合以减少外部终端阻抗及增进散热。49.如申请专利范围第27项所述之方法,其中,该方法更包含下列步骤:沿着该二相邻面分布介于该金属接合区域和该晶粒架构之间的接合线相互联接。50.一种半导体积体电路封装,该封装包含一晶粒架构,系含一积体电路;以及一导线架,该导线架系含有一个布署于该晶粒架构下之一导线架平台及一使一平行区域沿着该晶粒架构之第一面的一部份长度分布之金属接合区域,且每一平行区域上有接和引线。51.如申请专利范围第50项所述之封装,其中,该封装更包含:该金属接合区域之平行区域和该晶粒架构之间有接合线相互连接。52.如申请专利范围第50项所述之封装,其中,该晶粒结构为一金属氧化物半导体场效应电晶体装置;该金属接合区域为一源极金属接合区域;且更包含:一闸极结构,该闸极结构包含一与该源极金属接合区域平行之金属接合区域与一接合线,该接合线连接之该晶粒上的一平台。53.如申请专利范围第50项所述之封装,其中,该封装更包含:一第二晶粒;一导线架,该导线架系含有一个布署于该第二晶粒架构下之一导线架平台及一使一平行区域沿着该第二晶粒架构之第一面的一部份长度分布之金属接合区域,且每一平行区域有引线接合至此。54.如申请专利范围第53项所述之封装,其中,该平行区域包含一闸极金属接合区域和一源极金属接合区域。图式简单说明:第一图系描述一习用半导体封装中之第一实施例范例上视图;第二图系描述一习用半导体封装中之第二实施例范例上视图;第三图系描述一习用双晶粒半导体封装中之第三实施例范例上视图;第四图系描述本发明之第一实施例而构成之半导体封装范例上视图;第五图系描述本发明之第二实施例而构成之半导体封装范例上视图;第六图系描述本发明之第三实施例而构成之半导体封装范例上视图;第七图系描述本发明之第四实施例之对于双晶粒含有双平台之半导体封装设计范例上视图;第八图系描述本发明之第五实施例之对于多晶粒含有双平台之半导体封装设计范例上视图;第九图系描述本发明之第六实施例之对于多晶粒含有单一平台之半导体封装设计范例上视图;第十图系描述本发明之第七实施例之对于多晶粒含有单一平台之半导体封装设计范例上视图;第十一图系描述本发明之第八实施例之对于双晶粒含有双平台之半导体封装设计范例上视图;第十二图系描述本发明之第九实施例之对于双晶粒含有单一平台之半导体封装设计范例上视图;第十三图系描述本发明之第十实施例之对于单一晶粒含有单一平台之半导体封装设计范例上视图;第十四图系描述本发明之第十一实施例之对于双晶粒含有单一平台之半导体封装设计范例上视图;第十五图系描述本发明之第十二实施例之对于双晶粒含有单一平台之半导体封装设计范例上视图;第十六图系描述本发明之第十三实施例之对于多晶粒含有单一平台之半导体封装设计范例上视图;以及第十七图系描述本发明之第十四实施例之对于多晶粒含有双大平台之半导体封装设计范例上视图。第十八图系描述本发明之第十五实施例之对于多晶粒之半导体封装设计范例上视图。第十九图系描述本发明之第十六实施例之对于多晶粒之半导体封装设计范例上视图。 |
