发明名称 |
紧配合的多处理器指令同步 |
摘要 |
数据系统包括一贮存至少需由两个处理器操作的指令存储缓冲器。二个处理器执行缓冲器中的指令。指令分配电路向处理器分配指令。至少一个处理器具有在由另一个处理器执行指令序列中的上述指令前执行所分配的指令的能力。至少一个处理器具有延迟执行一条可中断指令直到该指令在序列中的适当序列号中能被执行时为止的能力。一旦出现中断,处理器能立即清除缓冲器以存储要执行的中断软件指令。 |
申请公布号 |
CN1013067B |
申请公布日期 |
1991.07.03 |
申请号 |
CN89109161.0 |
申请日期 |
1989.12.09 |
申请人 |
国际商业机器公司 |
发明人 |
格里高里·弗雷德里克·格罗霍斯基;杰姆斯·阿兰·卡尔;迈洪·恩古岩浮;大卫·斯科特·雷 |
分类号 |
G06F9/38 |
主分类号 |
G06F9/38 |
代理机构 |
中国国际贸易促进委员会专利代理部 |
代理人 |
邹光新 |
主权项 |
1.一种数据处理系统,其特征在于包括:一个指令存贮装置,用来贮存至少要求由两个处理器装置实行的指令序列;多个处理器装置,用来执行来自所述指令存贮器装置的指令;指令分配装置,用来向至少一个上述处理器装置分配指令;至少其中一个上述处理器装置包括一种用来在由另一个处理器装置执行指令序列中的一个上述指令前可执行所分配的指令的装置。 |
地址 |
美国纽约 |