| 主权项 |
1.一种半导体记忆装置,包含配置为矩阵之记忆格、列选择线和行选择线,该二个或更多个记忆格同时由指定该列选择线之一和该行选择线之一的方式选择,该记忆装置对每一记忆单元组尚包含:—与用于该记忆单元组之资料线连接之负载电路;—感测放大器;各—转换电路,以选择性地连接该同时被选择之资料线之一至该感测放大器上。2.根据申请专利范围第1项之半导体记忆装置,其中该负载电路包含电晶体,每一电晶体与该资料线连接。3.根据申请专利范围第1项之半导体记忆装置,其中该记忆单元包括至少一个虚设单元,以用于每个该记亿格组。4.根据申请专利范围第3项之半导体记忆装置,其中一用于该虚设单元之虚设资料线系连接至该感测放大器之一输入上,且其他资料线经由该转换电路而被连接至该感测放大器的另一输入。5.根据申请专利范围第4项之半导体记忆装置,其中等效电路连接于该虚设资料线与该资料线之间。6.根据申请专利范围第5项之半导体记忆装置,其中,当一位址开始有效时,该有效电路会连接该虚设资料线和该 |
