RISC MICROPROCESSOR ARCHITECTURE IMPLEMENTING MULTIPLE TYPED REGISTER SETS.

摘要

Système de registre pour un processeur de données fonctionnant en plusieurs modes. Le système se compose de plusieurs batteries identiques d'ensembles de registres, le processeur de données contrôlant l'accès de telle sorte que les instructions et les traitements ne doivent pas spécifier une batterie particulière. Un ensemble de registre entier comprend un premier (RA[23:0]) et un deuxième (RA[31:24]) sous-ensemble et un sous-ensemble fantôme (RT[31:24]). Lorsque le processeur de données fonctionne selon le premier mode, les instructions ont accès aux premier et deuxième sous-ensembles lorsque le processeur de données fonctionne selon le second mode, les instructions peuvent accéder au premier sous-ensemble mais toute tentative d'accéder au second sous-ensemble est réorientée sur le sous-ensemble fantôme, de manière transparente par rapport aux instructions, permettant aux automatismes du système d'utiliser apparemment le deuxième sous-ensemble sans avoir à sauvegarder et à rétablir les données que les automatismes d'utilisateur ont inscrit dans ce deuxième sous-ensemble. Un ensemble de registre réimprimable fournit des données de largeur entière et des données de largeur à virgule variable en réponse à des instructions entières et à des intructions à virgule variable. Des instructions de comparaison de Boole précisent les régistres entiers ou à virgule variable pour les données d'origine à comparer et indiquent un registre de Boole particulier pour le résultat de sorte qu'il n'y a pas d'indicateurs de statut consacrés, à emplacement fixe. Les instructions de combinaison de Boole combinent des registres de Boole spécifique, afin d'accomplir des comparaisons de Boole complexes sans intervention d'instructions de ramification conditionnelle, de manière à réduire au minimum les interruptions d'opérations en cours.