| 主权项 |
1. 一种在第一导电型之矽基片中形成一非挥发性记忆体之方法,该记忆体包括多个柱,配置成一列沿着一位元线方向延伸之阵列及沿着一字线方向延伸之行,该方法包括下列步骤:在该基片中形成多个柱,因而沿着该字线方向之每一柱之尺寸系一最小线宽,每个柱系属于第一导电型;在该基片上生长第一电介质层;于每个柱周围形成一浮动闸,该浮闸系用该电介质层与该柱隔开;植入第二导电型之杂质以便在每一柱之顶部上形成一吸极区及在该基片中形成单一源极区;在该基片上生长第二电介质层;在每一字元线列内的每一浮动闸四周形成一连续控制闸,该控制闸系用该第二电介质与浮动闸隔开;及形成每列之位元线则沿着该字线方向具有等于该最小线宽之尺寸,该位元线接触该列之每一柱之吸极区。2.根据申请专利范围第1项之方法,其中形成该多个柱之步骤包括各向异性地蚀刻该基片中之柱。3. 根据申请专利范围第1项之方法,其中形成该浮动闸之步骤包括在该电介质上方沉积聚矽及然后蚀刻所沉积之聚矽以形成环绕每柱之浮动闸。4. 根据申请专利范围第1项之方法,再包括藉延伸一行之该等柱之一来形成每一控制闸之一控制闸接点之步骤。5. 根据申请专利范围第1项之方法,其中形成一位元线之步骤包括在该排列上方沉积另一电介质层,蚀刻一槽以露出该等列之一中之诸柱之顶部,在排列上方沉积金属并将之蚀刻掉俾使该金属仅留在该槽中。6. 一种形成于一矽基片上之非挥发性记忆体,包括:沿着一位元线方向成一排列记忆体单元延伸及沿着一字线方向成一排行记忆体单元延伸所配置之多个记忆体单元,每一记忆体单元则包括一在该矽基片中所形成之一矽柱,一在该柱之顶部上所形成之吸极区,一用第一电介质层与该柱分开之环绕该柱之浮动闸,一环绕该浮动闸之第二电介质层及一环绕该第二电介质层之控制闸;该每一控制闸系一体成形以制成每行之单一字线;及一位元线被连接于沿着该位元线方向成一列延伸之每一记忆体单元之每个吸极区,沿着该字线方向之该位元线及该柱之尺寸系等于最小线宽。7. 根据申请专利范围第6项之记忆体,再包括一在该基片中所形成之源极区,该源极区则为每一记忆体单元所共用。8. 根据申请专利范围第6项之记忆体,其中一行中之邻接柱间之距离系最小线宽。9. 根据申请专利范围第8项之记忆体,其中沿着该位元线方向之该等柱之一之尺寸系最小线宽。10. 根据申请专利范围第9项之记忆体,其中沿着该位元方向之邻接柱间之距离系大于最小线宽。图示简单说明:图1系一根据本发明之较佳具体实例之侧壁非挥发性记忆体单元之概略图;图2系一根据本发明之较佳具体实例之侧壁非挥发性记忆体排列之正视图;图3A系一根据本发明之一较佳具体实例之一具有完全环绕之柱之环绕闸侧壁EPROM排列之平面图;图3B系一沿图2之线A—A所取之排列之横断面图;图4是显示在根据本发明之一较佳具体实例之蚀刻矽柱之步骤以后之记忆体排列;图5显示在根据本发明之一较佳具体实例生长一闸氧化化物,沉积—浮动闸,蚀刻侧壁间隔及形成源极/吸极扩散及地线之步骤以后之记忆体排列;图6显示在根据本发明之一较佳具体实例生长闸间电介质,沉积控制闸材料及蚀刻以形成字线之步骤以后之记忆体排列;图7显示具有成列延伸之最后矽岛之记忆体排列以提供更多间隔以接触字线;图8显示在于排列之相同边缘上放置所有字线触点以后之记忆体排列;及图9显示在形成一蚀刻—接触槽以暴露沿位元线之柱之顶部之一平面化电介质层,沉积金属及然后将金属蚀刻掉以 |
