| 主权项 |
1. 一种薄膜电晶体,包含:一闸极(22;32;43)在一绝缘层(21;32;41)上形成;一闸极绝缘层(23;33;42)覆盖该闸极;一多层半导体构造(24aa-24ca;35aa-35ca)具一中央部位及一从该中央部位向下倾斜的肩部(24d/34e;35d/35e);高掺杂的半导体带(25b/25c;37b/37c)分别与该肩部保持接触;以及源极及汲极(27a/27b;38a/38b)分别与该高掺杂的半导体带保持接触,其特征为:该多层半导体构造至少有一下层半导体层(24aa;35aa)在该闸极绝缘层(23;33;42)上形成,及一上层半导体层(24ca;35ca)在该下层半导体层上形成,其缺陷密度比该下层半导体层大。2. 如申请专利范围第1项之薄膜电晶体,其中该下层半导体层(24aa;35aa)及该上层半导体层(24ca;35ca)以非晶矽、多晶矽与微晶矽等半导体材料形成。3. 如申请专利范围第1项之薄膜电晶体,其中该绝缘层(21;31;41)为一透明基板。4. 如申请专利范围第1项之薄膜电晶体,其中该透明基板(21;31;41),该闸极绝缘层(23;33;42)与该闸极(22;32:43)分别以玻璃、氮化矽与不透明的导电金属形成。5. 一种制造薄膜电晶体之方法,包含步骤如下:(a) 在一绝缘层(21;31;41)上图型化出一闸极(22;32;43);(b) 以一闸极绝缘层(23;33;42)覆盖该闸极与该绝缘层之一曝露表面;(c) 使用化学气相沈积法沈积各半导体层(24a-24c;35a-35c;45a-45c),其中至少变化一种沈积条件,使缺陷密度从下层半导体层(24a;35a;45a)增加到上层半导体层(24c;35c;45c);(d) 蚀刻该半导体层而形成各肩部(24d/24e;35d/35e)向下倾斜到该等半导体层之两端;以及(e) 分别在该等肩部形成一源极(27a;38a)与一汲极(27b;38b)。6. 如申请专利范围第5项之方法,其中该等半导体层(24a-24c;35a-35c;45a-45c)以非晶矽形成。7. 如申请专利范围第6项之方法,其中该至少一种沈积条件为含矽烷与氢气之处理气体的压力。8. 如申请专利范围第6项之方法,其中该至少一种沈积条件为与矽烷一起形成处理气体之氢气的流率。9.如申请专利范围第6项之方法,其中变化含矽烷与氢气之处理气体的压力及该氢气的流率而增加步骤c)中之该缺陷密度。10. 如申请专利范围第6项之方法,其中在该步骤c)与该步骤d)之间于该等半导体层上再沈积一高掺杂的非晶矽层(25;37),且该高掺杂的非晶矽层与该步骤d)中之各该半导体层一起图型化成一高掺杂的非晶矽带(25a;37a),该方法并含步骤f):在该步骤e)后,移除曝露于该源极(27a;38a)与该汲极(27b;38b)间之间隙的该高掺杂的非晶矽带(25a;37a)之一部分,使该源极与该汲极分别经高掺杂的非晶矽垫(25b/25c;37b/37c)与该等肩部保持接触。11. 如申请专利范围第10项之方法,并含在沈积该等半导体层(35a-35c)与沈积该高掺杂的非晶矽层(37)之间于该等半导体层(35a-35c)上形成一通道保护层(36)之步骤。12. 如申请专利范围第6项之方法,其中使用一电浆辅助的化学气相沈积系统沈积该等半导体层(24a-24c;35a-35c;45a-45c)。图示简单说明:图1A至1E示出已往技术程序之各横剖面图;图2A至2D示出已往技术锥形程序之各横剖面图;图3A至3D之各横剖面图示出根据本发明之制造薄膜电晶体的程序;图4示出蚀刻速率及沈积速率与处理气体压力之关系图;图5示出蚀刻速率及锥形角度及缺陷密度之关系图;图6A至6D之各横剖面图示出根据本发明之另一种制造薄膜电晶体的程序;图7示出蚀刻速率及沈积速率与氢气流率之关系图;图8之横剖面图示出根据本发明另外一种程序之基本步骤 |
