| 主权项 |
1.一种可修护的记忆体模组,其至少包括:复数个必备积体电路;以及一印刷电路板,可让该些必备积体电路组装在该印刷电路板上,且可让一备用积体电路可选择性组装或不组装在该印刷电路板上;该印刷电路板上的电路布局至少有一提供给该备用积体电路组装的位置、一模组输入/出滙流排、与该些必备积体电路个数相同的复数输入/出焊垫排组,以及一列位置选通焊垫排组;其中,每一输入/出焊垫排组为三排焊垫,且每排焊垫个数与每一必备积体电路的输入/出接脚数相同;该列位置选通焊垫排组为二排焊垫,且每排焊垫个数与该模组输入/出滙流排中的列位置选通接脚数相同;每一输入/出焊垫排组中,第一排焊垫分别耦接每一必备积体电路相对应的输入/出接脚,第二排焊垫分别耦接该模组输入/出滙流排中相对应的输入/出接脚,第三排焊垫分别耦接该备用积体电路相对应的输入/出接脚;该列位置选通焊垫排组中,第一排焊垫全耦接该备用积体电路的列位置选通接脚,第二排焊垫分别耦接该模组输入/出滙流排中相对应的列位置选通接脚;而该些必备积体电路与该备用积体电路的位置接脚与其他控制接脚分别耦接该模组输入/出滙流排中的相对应接脚位置;藉以使得,若该些必备积体电路良好时,则将该些输入/出焊垫排组的第一排焊垫与第二排焊垫分别对应耦接短路;若该些必备积体电路中有不良时,则将该些必备积体电路中不良的输入/出接脚所对应之该些输入/出焊垫排组的第二排焊垫与第三排焊垫分别耦接短路,且将该些必备积体电路中其他良好的输入/出接脚所对应之该些输入/出焊垫排组的第一排焊垫与第二排焊垫分别耦接短路,以及,将该列位置选通焊垫排组中对应具有不良输入/出接脚的积体电路所属的列位置选通接脚之第一排焊垫与第二排焊垫分别短路耦接。2.如申请专利范围第1项所述之记忆体模组,其中该些必备积体电路与该备用积体电路皆是封装积体电路。3.如申请专利范围第1项所述之记忆体模组,其中该些必备积体电路与该备用积体电路皆是以晶片上板方式组装在该印刷电路板上。4.如申请专利范围第1项所述之记忆体模组,其中该些必备积体电路是以晶片上板方式组装在该印刷电路板上,该备用积体电路是封装积体电路。5.如申请专利范围第1项所述之记忆体模组,其中焊垫间短路耦接系以零欧姆电阻或排阻夹来跳接。6.如申请专利范围第1项所述之记忆体模组,其中最大修护能力等于该备用积体电路的输入/出接脚总数。7.一种修护记忆体模组之方法,适用于具有不良积体电路之一记忆体模组,该记忆体模组至少包括复数个必备积体电路、至少一个备用积体电路与一模组输入/出滙流排,其中该些必备积体电路组成该记忆体模组之记忆容量,该或该些备用积体电路作为修护备用用途的积体电路,且该些必备积体电路中有不良积体电路;该方法至少包括:以该或该些备用积体电路的输入/出接脚取代该或该些不良的必备积体电路的不良输入/出接脚,耦接该模组输入/出滙流排中该或该些不良的必备积体电路所对应的输入/出接脚,替代为该记忆体模组之输入/出接脚;而该些必备积体电路的良好输入/出接脚,耦接该模组输入/出滙流排中对应的输入/出接脚;以及,以该或该些备用积体电路的列位置选通接脚耦接该模组输入/出滙流排中该或该些不良的必备积体电路所属的列位置选通接脚;如此,藉以使得该或该些备用积体电路可完全取代该或该些不良的必备积体电路的不良输入/出接脚之操作,而该些必备积体电路的良好输入/出接脚亦维持正常操作,达成修护该记忆体模组之目的。8.如申请专利范围第7项所述之方法,其中该些必备积体电路、该或该些备用积体电路与该模组输入/出滙流排的输入/出接脚或列位置选通接脚替代耦接,系以跳接该些必备积体电路、该或该些备用积体电路与该模组输入/出滙流排预先布局连接输入/出接脚或列位置选通接脚的焊垫来耦接。9.如申请专利范围第8项所述之方法,其中系以零欧姆电阻或排阻夹来跳接焊垫。10.如申请专利范围第7项所述之方法,其中该方法最大修护能力等于该或该些备用积体电路的输入/出接脚总数。图式简单说明:第一图是一种习知以奔腾电脑32位元方式设计为例的动态记忆体模组线路图;第二图是第一图之模组外观图;第三图是习知一般DRAM模组的测试修护流程图;第四图绘示本发明较佳实施例之DRAM模组线路图;第五图是第四图之模组外观图;以及第六图绘示本发明较佳实施例可供探针测试之可修护记忆体模组阵列图。 |
