发明名称 动态随机存取记忆体之内导线的制造方法
摘要 一种动态随机存取记忆体之内导线的制造方法,包括一分段蚀刻内导线所需的接触窗口,一分段填入金属钨插塞的制程,以及接点接触窗口使用金属钨取代知的掺杂多晶矽。应用本发明具有下列优点:第一、用短金属钨插塞连成长金属钨内导线,制作过程简易。第二、因为使用金属钨填入以往用掺杂多晶矽所填入的接点接触窗口,使得接点接触电阻大为降低。第三、在此使用金属钨作为位元线内导线材质,使得位元线的电阻值降低,同时也使得RC延迟时间大为缩短。
申请公布号 TW383479 申请公布日期 2000.03.01
申请号 TW087111749 申请日期 1998.07.18
申请人 联华电子股份有限公司 发明人 郑志祥
分类号 H01L23/52 主分类号 H01L23/52
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种具有金属内导线之动态随机记忆体记忆胞的制造方法,包括下列步骤:形成至少一电晶体于一基底上,每一该电晶体至少包括一闸极,及二源极/汲极区配置于该闸极之二侧;于该基底上形成一第一绝缘层;于该第一绝缘层上形成复数个第一接触窗口,暴露出该电晶体之该些源极/汲极区;形成复数个第一金属钨插塞于该些第一接触窗口之中;形成一第二绝缘层于该第一绝缘层和该些金属钨插塞之上;定义该第二绝缘层,形成复数个第二接触窗口连接部份该些第一金属钨插塞;以及形成至少一电容于该些第二接触窗口之上和部份该些第一金属钨插塞相接。2.如申请专利范围第1项所述之具有金属内导线之动态随机记忆体记忆胞的制造方法,其中该电晶体之该闸极上还包括一氮化矽层,在该闸极之周缘还包括一间隙壁的构造。3.如申请专利范围第1项所述之具有金属内导线之动态随机记忆体记忆胞的制造方法,其中形成该第一绝缘层更包括形成一氧化矽层于该基底上;以及形成一硼磷矽玻璃层于该氧化矽层上,其中该氧化矽层厚度约2000A,且该硼磷矽玻璃层厚度约7500A。4.如申请专利范围第1项所述之具有金属内导线之动态随机记忆体记忆胞的制造方法,其中形成该第二绝缘层更包括形成一氧化矽层于该基底上;以及形成一硼磷矽玻璃层于该氧化矽层上,其中该氧化矽层厚度约2000A,且该硼磷矽玻璃层厚度约7500A。5.如申请专利范围第1项所述之具有金属内导线之动态随机记忆体记忆胞的制造方法,其中形成该些第一接触窗口的方法包括自动对准接触窗口法。6.如申请专利范围第1项所述之具有金属内导线之动态随机记忆体记忆胞的制造方法,其中形成该电容之方法更包括形成至少一下电极于该些第二接触窗口之上,形成一介电层于该下电极之上,以及形成一上电极于该介电层之上。7.如申请专利范围第6项所述之金属内导线之动态随机记忆体记忆胞的制造方法,其中该下电极的材料包括掺杂多晶矽。8.如申请专利范围第6项所述之金属内导线之动态随机记忆体记忆胞的制造方法,其中该上电极的材料包括掺杂多晶矽。9.如申请专利范围第6项所述之金属内导线之动态随机记忆体记忆胞的制造方法,其中该介电层系由氧化物/氮化物/氧化物所组成的,其形成方法为:在该下电极表面上自然氧化出一第一氧化矽层;沈积一氮化矽层于该第一氧化矽层之上;用热氧化使该氮化矽层的表面形成一第二氧化矽层。10.一种动态随机记忆体周边区域之内导线的制造方法,包括下列步骤:形成至少一电晶体于一基底上,每一该电晶体至少包括一闸极,及二源极/汲极区配置于该闸极之二侧;于该基底上形成一第一绝缘层;于该第一绝缘层上形成复数个第一接触窗口,暴露出该电晶体之该些源极/汲极区;形成复数个第一金属钨插塞于该些接触窗口之中;形成一第二绝缘层于该第一绝缘层和该些第一金属钨插塞之上:定义该第二绝缘层,形成复数个第二接触窗口连接部份该些第一复数个金属钨插塞;以及形成复数个第二金属钨插塞于该些第二接触窗口之中,分别与该些第一金属钨插塞相接。11.如申请专利范围第10项所述之动态随机记忆体周边区域之内导线的制造方法,其中该电晶体之该闸极上还包括一氮化矽层,在该闸极之周缘还包括一间隙壁的构造。12.如申请专利范围第10项所述之动态随机记忆体周边区域之内导线的制造方法,其中形成该第一绝缘层更包括形成一氧化矽层于该基底上;以及形成一硼磷矽玻璃层于该氧化矽层上,其中该氧化矽层厚度约2000A,且该硼磷矽玻璃层厚度约7500A。13.如申请专利范围第10项所述之动态随机记忆体周边区域之内导线的制造方法,其中形成该第二绝缘层更包括形成一氧化矽层于该基底上;以及形成一硼磷矽玻璃层于该氧化矽层上,其中该氧化矽层厚度约2000A,且该硼磷矽玻璃层厚度约7500A。14.如申请专利范围第10项所述之动态随机记忆体周边区域之内导线的制造方法,其中形成该些第一接触窗口的方法包括自动对准接触窗口法。图式简单说明:第一图A至第一图B是习知的动态随机记忆体记忆细胞区之内导线的制造剖面图。第二图是习知的动态随机记忆体周边区域之内导线的制造剖面图。第三图A至第三图E是依照本发明之一较佳实施例一种动态随机记忆体记忆细胞区之内导线的制造流程剖面图。第四图是依照本发明之一较佳实施例一种动态随机记忆体周边区域之内导线的制造剖面图。
地址 新竹科学工业园区新竹巿力行二路三号