| 主权项 |
1.一种嵌入式动态随机存取记忆体之制造方法,提供定义有一记忆体区与一逻辑电路区之一基底,该制造方法包括下列步骤:在该记忆体区与该逻辑电路区分别形成一字元线与一闸极,在该字元线侧边的该基底形成一淡掺杂源/汲极区,且该闸极侧边具有一氮化矽间隙壁;对该基底依序形成一保护层与一湿蚀刻终止层;在该记忆体区形成一位元线与一电容器,且以一介电层覆盖且隔离该字元线、该位元线与该电容器,且覆盖该闸极;以一湿蚀刻法去除该逻辑电路区之该介电层,暴露出该湿蚀刻终止层;去除该逻辑电路区之该湿蚀刻终止层,暴露出该保护层;去除该保护层,暴露出该闸极与该基底;进行一离子植入,在该闸极下方之该基底形成一反转通道轮廓植入;在该闸极侧边之该基底形成一源/汲极区;以及在该源/汲极区形成一自动对准金属矽化物。2.如申请专利范围第1项所述嵌入式动态随机存取记忆体之制造方法,其中该介电层包括氧化物层。3.如申请专利范围第1项所述嵌入式动态随机存取记忆体之制造方法,其中该湿蚀刻终止层包括氮化矽层。4.如申请专利范围第1项所述嵌入式动态随机存取记忆体之制造方法,其中该保护层包括氧化物层。5.如申请专利范围第1项所述嵌入式动态随机存取记忆体之制造方法,其中该反转通道轮廓植入用以调整该闸极之一临限电压。6.一种嵌入式动态随机存取记忆体之制造方法,提供定义有一记忆体区与一逻辑电路区之一基底,该制造方法包括下列步骤:在该记忆体区与该逻辑电路区分别形成一字元线与一闸极,该闸极侧边具有一间隙壁;对该基底形成一蚀刻终止层;在该记忆体区形成一记忆胞阵列,包括一位元线与一电容器,以一介电层覆盖且隔离该字元线、该位元线与该电容器,且该介电层覆盖该闸极;去除该逻辑电路区之该介电层;去除该逻辑电路区之该蚀刻终止层,暴露出该闸极与该基底;在该闸极下方之该基底形成一临限调整植入;在该闸极侧边之该基底形成一源/汲极区;以及在该源/汲极区形成一自动对准金属矽化物。7.如申请专利范围第6项所述嵌入式动态随机存取记忆体之制造方法,其中在该通道植入包括以一高能离子植入进行。8.如申请专利范围第6项所述嵌入式动态随机存取记忆体之制造方法,其中该间隙壁包括氧化物。9.如申请专利范围第6项所述嵌入式动态随机存取记忆体之制造方法,其中该蚀刻终止层包括氮化矽。10.如申请专利范围第6项所述嵌入式动态随机存取记忆体之制造方法,其中该介电层包括氧化物。图式简单说明:第一图A至第一图E系显示一种动态随机存取记忆体之制造方法。 |
