| 摘要 |
一种制作半导体电晶体的方法于此揭露,此法可解决次微米制程中的短通道效应(short channel effects, SCE)及介电层孔洞(voids)现象，亦可增加后续平坦化制程的效果。此法首先提供一底材,再于此底材上形成一沟渠,然后形成一闸极于沟渠中;再形成一介电层于闸极及底材上;接着蚀刻介电层以形成一开口(opening)于闸极两侧,开口贯穿介电层而至底材表面;形成一轻掺杂区域于开口内之底材中,再将一导体层形成于介电层上且填满开口并与轻掺杂区域相接触,然后以微影及蚀刻程序来定义导体层,导体层系作为半导体电晶体之源/汲极区域。 |
| 主权项 |
1.一种形成一半导体电晶体的方法,至少包括;提供一底材;于该底材上形成一沟渠;形成一闸极于该沟渠中;形成一介电层于该闸极及该底材上;蚀刻该介电层以形成一开口(opening)于该闸极两侧,该开口贯穿该介电层而至该底材表面;形成一轻掺杂区域于该开口内之该底材中;及将一导体层形成于该介电层上且填满该开口并与该轻掺杂区域相接触,然后以微影及蚀刻程序来定义该导体层,该导体层系作为该半导体电晶体之源/汲极区域。2.如申请专利范围第1项之方法,其中上述之底材至少包含磊晶矽(epitaxial silicon)。3.如申请专利范围第1项之方法,其中上述之闸极系以下列方法形成:于该沟渠表面形成一闸极氧化层,于该闸极氧化层上形成一第二导体层,以微影及蚀刻程序定义该第二导体层后,再于其上形成一隔绝层。4.如申请专利范围第3项之方法,其中上述之闸极氧化层系以热氧化法形成。5.如申请专利范围第3项之方法,其中上述之第二导体层系以沈积法形成。6.如申请专利范围第3项之方法,其中上述之第二导体层至少包含下列之一:多晶矽层、金属矽化物层、多晶矽与金属矽化物的复合层。7.如申请专利范围第3项之方法,其中上述之隔绝层系以沈积法形成。8.如申请专利范围第3项之方法,其中上述之隔绝层至少包含下列之一:氧化物、氮化矽。9.如申请专利范围第1项之方法,其中上述之介电层至少包含氧化物。10.如申请专利范围第1项之方法,其中上述之导体层至少包含已掺杂之磊晶矽。11.如申请专利范围第10项之方法,其中上述将离子掺入该磊晶矽层系以离子植入法来完成。12.一种形成一具单沟渠式闸极及昇高式源/汲极之电晶体的方法,至少包含:提供一底材;形成一沟渠于该底材上;形成一氧化层于该沟渠及该底材表面上;形成一第一导体层于该氧化层上;形成一第一光阻层于该第一导体层上,该第一光阻层具有一闸极区域的图案;蚀刻该第一导体层;移除该第一光阻层;形成一轻掺杂区域于该第一导体层两侧之该底材中;形成一隔绝层于该第一导体层上及该底材上;回蚀该隔绝层且移除该底材上之部分该隔绝层及部分该氧化层;形成一介电层于该隔绝层上与该底材上;形成一第二光阻层于该介电层上;蚀刻该介电层以形成一开口,该开口由该介电层上表面延伸至该轻掺杂区域上表面;移除该第二光阻层;掺杂该底材以形成一重掺杂区域于该掺杂区域的表面;形成一第二导体层于该介电层上且填满该开口;及定义该第二导体层以形成昇高式源/汲极。13.如申请专利范围第12项之方法,其中上述之底材至少包含磊晶矽。14.如申请专利范围第12项之方法,其中上述之氧化层系以热氧化法形成。15.如申请专利范围第12项之方法,其中上述之第一导体层至少包含下列之一:多晶矽层、金属矽化物层、多晶矽与金属矽化物的复合层。16.如申请专利范围第12项之方法,其中上述之第一导体层系以沉积法形成。17.如申请专利范围第12项之方法,其中上述之轻掺杂区域系以离子植入法形成。18.如申请专利范围第12项之方法,其中上述之隔绝层至少包含下列之一:氧化物、氮化矽。19.如申请专利范围第12项之方法,其中上述之隔绝层系以沉积法形成。20.如申请专利范围第12项之方法,其中上述之介电层至少包含氧化物。21.如申请专利范围第12项之方法,其中上述之介电层系以沉积法形成。22.如申请专利范围第12项之方法,其中上述之第二导体层系以沉积法形成。23.如申请专利范围第12项之方法,其中上述之第二导体层至少包含磊晶矽。24.如申请专利范围第12项之方法,其中上述定义该第二导体层系以微影及蚀刻程序来完成。图式简单说明:第一图系表示以传统方法所制作之半导体电晶体。第二图至第七图系表示本发明所提出之制作半导体电晶体的各流程之截面图。 |
