| 主权项 |
1.一种半导体元件之制造方法,其包含:-在基板(1)上产生第一氧化物层(4);-在第一氧化物层(4)上形成一种电容器(3),其含有:一个下电极和一个上电极(31,33)及一种沈积于此二个电极之间之含有金属氧化物之电容器材料层(32);本方法之特征为:-在形成电容器(3)之前使用电浆-掺杂方法以一种构成该第一氧化物层中之氢-扩散位障所用之位障材料来对第一氧化物层(4)进行掺杂。2.一种半导体元件之制造方法,其包含:-在基板上产生第一隔离层(4);-在第一隔离层(4)上形成一种电容器,其含有一个下电极和一个上电极(31,33)及一种沈积于此二个电极之间之含有金属氧化物之电容器材料层(32);本方法之特征为:-在电容器(3)上产生第二氧化物层;-使用电浆-掺杂方法以一种构成该第二氧化物层(7B)中之氢-扩散位障所用之位障材料来对第二氧化物层(7B)进行掺杂。3.如申请专利范围第1或第2项之方法,其中-第一已掺杂之氧化物层(7A)和第二已掺杂之氧化物层(7B)在所有侧面围绕此电容器(3)。4.如申请专利范围第1或2项之方法,其中位障材料是氮。5.如申请专利范围第1或2项之方法,其中-在电浆-掺杂之前在第一(4)及/或第二氧化物层上施加一种遮罩(6;9.1,9.2),藉由此种遮罩使氧化物层之掺杂区被结构化;-然后进行一种氧化物-蚀刻步骤。6.如申请专利范围第5项之方法,其中在氧化物-蚀刻步骤(藉此可产生各接触孔(45,46,51,52))之后使用电浆-掺杂方法利用该位障材料对该已形成之结构进行另一次掺杂以便使各接触孔壁被掺杂。7.如申请专利范围第1或2项之方法,其中此种掺杂是藉由PIII-方法来进行。8.如申请专利范围第1或2项之方法,其中此种掺杂是藉由PLAD方法来进行。9.如申请专利范围第1或2项之方法,其中此位障材料-剂量在第一(4)及/或第二氧化物层进行电浆-掺杂时是在1019至1022Atoms/cm2之范围中。10.如申请专利范围第6项之方法,其中此位障材料-剂量在第一(4)及/或第二氧化物层进行电浆-掺杂时是在1019至1022Atoms/cm2之范围中。11.如申请专利范围第1或2项之方法,其中在电浆-掺杂时使用1至12Kev范围之位障材料-植入能量。12.如申请专利范围第6项之方法,其中在电浆-掺杂时使用1至12Kev范围之位障材料-植入能量。图式简单说明:第1图二种在先前技艺中已为人所知之适合使用本发明之方法来构成之记忆胞之横切面。第2A至2E图在本发明之方法之不同阶段中依据第1图所示构造所制成之半导体元件之横切面。 |
