| 主权项 |
1.一种处理一扫描测试资料顺序的方法,用于测试一电路元件,其系包括步骤:将扫描测试资料顺序分成至少两个扫描流,其中每一扫描流包括一系列之扫描资料片段;以及针对每一扫描流:连续将每一扫描资料片段存入一记忆体内;提供与该每一扫描资料片段有关之处理资讯;以及应用该系列之扫描资料片段测试该电路元件。2.如申请专利范围第1项所述之方法,更包括于与该扫描资料片段有关之该处理资讯内提供一指标,指示每一扫描资讯片段之步骤。3.如申请专利范围第2项所述之方法,更包括以该扫描资料片段顺序之次序顺序化该指标之步骤。4.如申请专利范围第2项所述之方法,更包括提供与该指标相关之该扫描资料片段在该记忆体内的起始位址给每一指标之步骤。5.如申请专利范围第3项所述之方法,更包括提供与该指标相关之该扫描资料片段之扫描资料片段长度给每一指标之步骤。6.如申请专利范围第2项所述之方法,更包括将该扫描测试资料顺序分成至少一扫入流和一扫出流之步骤,该扫入流系包括一系列之扫入资料片段,而该扫出流系包括一系列之扫出资料片段。7.如申请专利范围第5项所述之方法,更包括将该扫描测试资料顺序分成至少一扫入流和一扫出流之步骤,该扫入流系包括一系列之扫入资料片段,而该扫出流系包括一系列之扫出资料片段。8.如申请专利范围第7项所述之方法,更包括将该扫描测试资料顺序分成一扫罩流之步骤,其系包括一系列之扫罩资料片段。9.如申请专利范围第6项所述之方法,更包括步骤:针对每一扫描资料片段,计算至少一处理延迟値;以及针对每一扫描时间,根据每一扫描资料片段之该处理延迟値,藉由定时该扫描资料片段之处理,交错处理该扫描资料片段。10.如申请专利范围第8项所述之方法,更包括步骤:针对每一扫描资料片段,计算至少一处理延迟値;以及针对每一扫描时间,根据每一扫描资料片段之该处理延迟値,藉由定时该扫描资料片段之处理,交错处理该扫描资料片段。11.如申请专利范围第10项所述之方法,更包括将计算用于该系列扫出资料片段内之每一扫出资料片段的该处理延迟値用来设定该系列扫罩资料片段内之每一对应扫罩资料片段之步骤。12.如申请专利范围第9项所述之方法,更包括藉由调整该次一扫入资料片段,计算用于一目前扫描时间内一扫描资料片段之该处理延迟値之步骤,使该次一扫入资料片段在该目前扫描时间内之最后扫描时脉周期中被完全扫描,并调整该目前扫出资料之起点,使其位于该目前扫描时间内之第一扫描时脉周期上,该目前扫描时间长度系为该次一扫入资料长度及该目前扫出资料长度中之较长者。13.如申请专利范围第11项所述之方法,更包括藉由调整该次一扫入资料片段,计算用于一目前扫描时间内一扫描资料片段之该处理延迟値之步骤,使该次一扫入资料片段在该目前扫描时间内之最后扫描时脉周期中被完全扫描,并调整该目前扫出资料之起点,使其位于该目前扫描时间内之第一扫描时脉周期上,该目前扫描时间长度系为该次一扫入资料长度及该目前扫出资料长度中之较长者。14.如申请专利范围第12项所述之方法,更包括结合一起始填衬长度及一结束填衬长度于每一处理延迟値之步骤。15.如申请专利范围第13项所述之方法,更包括结合一起始填衬长度及一结束填衬长度于每一处理延迟値之步骤。16.如申请专利范围第2项所述之方法,更包括步骤:判别与该扫描资料片段有关之该处理资讯是否等于一个或多个第一预定値;以及如果与该扫描资料片段有关之该处理资讯等于该第一预定位,则从该记忆体之连续区块依序处理该扫描流,且系从与该扫描资料片段有关之该指标所指示该记忆体内之一位置开始。17.如申请专利范围第15项所述之方法,更包括步骤:判别该扫描资料片段之该扫描资料片段长度、该起始填衬长度、该结束填衬长度是否等于一个或多个第一预定値;以及如果该扫描资料片段之该扫描资料片段长度、该起始填衬长度及该结束填衬长度等于该第一预定値,则从该记忆体之连续区块依序处理该扫描流,且系从与该扫描资料片段有关之该指标所指示该记忆体内之一位置开始。18.如申请专利范围第1项所述之方法,更包括步骤:结合一第一指示器于每一扫描资料片段;判别该第一指示器是否等于一第二预定値;如果该第一指示器等于该第二预定値,则利用与该扫描资料片段有关之该处理资讯内之资讯处理该扫描资料片段。19.如申请专利范围第1项所述之方法,更包括步骤:结合一第一指示器及一第二指示器于每一扫描资料片段;判别该第一指示器是否等于一第二预定値;如果该第一指示器等于该第二预定値,则:判别该第二指示器是否等于一第三预定値;如果该第二指示器等于该第三预定値,则:利用与该扫描资料片段相关之该处理资讯内之资讯撷取一重复値;以及在处理该系列扫描资料片段中之次一扫描资料片段之前,以等于该重复値之次数,根据与该扫描资讯片段相关之处理资讯内之资讯,连续处理该扫描资料片段。20.一种处理一扫描测试资料顺序的方法,用于测试一电路元件,其系包括步骤:将扫描测试资料顺序分成至少包括一系列扫入资料片段之一第一扫描流及包括一系列扫出资料片段之一第二扫描流;针对每一扫描流:将每一扫描资料片段连续存入一记忆体内;提供处理资讯,其内包含指示该记忆体内每一扫描资料片段之指标;以及应用该系列扫描资料片段测试该电路元件;针对每一扫描资料片段:计算至少一处理延迟値,其中藉由调整该次一扫入资料片段,计算在一目前扫描时间中的一扫描资料片段之该处理延迟値,使该扫入资料片段在该目前扫描时间内之最后扫描时脉周期内被完全扫描,并调整该目前扫出资料之起点,使其位于该目前扫描时间之第一扫描时脉周期上,该目前扫描时间长度系为该次一扫入资料长度及该目前扫出资料长度中之较长者;以及结合该处理延迟値及该处理资讯内之该扫描资料片段;针对每一扫描时间,根据每一扫描资料片段之该处理延迟値,藉由定时处理该扫描资料片段,交错处理该扫描资料片段。21.一积体电路测试器之一扫描顺序化模组,该扫描顺序化模组系包括:至少一记忆体,用于储存扫描流资料,其中该扫描流资料系包括一系列之扫描资料片段及相关连结表资料;至少一记忆体控制器,其系与该记忆体耦接,根据该连结表资料,从该记忆体撷取该扫描资料片段;以及至少一扫描流控制器,其系与该记忆体控制器耦接,根据该连结表资料,决定是将扫描资料片段位元或无用资料位元传送给一受测装置。22.如申请专利范围第21项所述之扫描顺序化模组,其中至少一资料缓冲器系耦接于该扫描流控制器及该扫描记忆体控制器之间。23.如申请专利范围第21项所述之扫描顺序化模组,更包括一整体定序器,其系与该扫描流控制器耦接,该扫描流控制器因应从该整体定序器获得之每一扫描增量讯号,而传送该扫描资料。图式简单说明:第一图系为本发明实施例的全接脚对处理器测试系统之方块图;第二图系为本发明实施例的扫描流模组之方块图;第三图系为本发明实施例的连结表资料结构之方块图;第四图说明受测装置及具有四个连结模组的扫描链;第五图系为根据本发明实施例之流程图,显示计算扫入连结表资料结构的扫入填衬长度値之程序;第六图系为根据本发明实施例之流程图,显示计算扫出连结表资料结构的扫出填衬长度値之程序;以及第七图说明根据本发明实施例在扫描时脉时间线上交错三条扫描流。 |
