| 主权项 |
1.一种以GaN为主之发光半导体元件,其具有薄层-半导体主体(11),此主体具有n-导电面与p-导电面,其特征为,此薄层-半导体主体(11)基本上仅由多个以GaN为主的磊晶层所构成且以其p-导电面涂布在导电载体(5)上,并且在其n-导电面上具有接触表面(12)。2.如申请专利范围第1项之发光半导体元件,其中此载体(5)对于所产生的光线透过或部份透过。3.如申请专利范围第1项之发光半导体元件,其中载体(5)具有将所产生的光线反射之层,或至少一部份设有将所产生的光线反射之表面。4.如申请专利范围第1项之发光半导体元件,其中在薄层-半导体主体(11)之邻接接触表面(12)之磊晶层上形成导电缓冲层(9)。5.如申请专利范围第4项之发光半导体元件,其中此缓冲层(9)形成多个层。6.如申请专利范围第4项之发光半导体元件,其中此缓冲层(9)由A1GaN为主的材料所构成。7.如申请专利范围第5项之发光半导体元件,其中此缓冲层(9)由A1GaN为主的材料所构成。8.如申请专利范围第6项之发光半导体元件,其中此缓冲层(9)之面向接触表面(12)之面,具有低的A1-含量。9.如申请专利范围第6项之发光半导体元件,其中此缓冲层(9)之背向接触表面(12)之面,具有高的A1-含量。10.如申请专利范围第8项之发光半导体元件,其中此缓冲层(9)之背向接触表面(12)之面,具有高的A1-含量。11.如申请专利范围第4项之发光半导体元件,其中缓冲层包含多个导电区域。12.如申请专利范围第5或6项之发光半导体元件,其中缓冲层包含多个导电区域。13.如申请专利范围第8或9项之发光半导体元件,其中缓冲层包含多个导电区域。14.如申请专利范围第11项之发光半导体元件,其中此多个导电区域藉由以InGaN为主的材料构成。15.一种以GaN为主之发光半导体元件之磊晶式制造方法,其中将多个以GaN为主的层(4)涂布在磊晶基板(其具有基板主体(1)与磊晶主要表面)上,其特征为,此基板主体(1)具有适合于GaN为主材料之热膨胀系数或是较此以GaN为主材料为大之热膨胀系数,并且磊晶主表面藉由具有六边形结构之表面,尤其是藉由Si(111)-层(2)之表面而形成。16.如申请专利范围第15项之磊晶式制造方法,其中使用SiC、多晶SiC、GaN、多晶GaN或青玉作为用于基板主体(1)之材料。17.如申请专利范围第15或16项之磊晶式制造方法,其中在基板主体(1)与在其上涂布之Si(111)-层(2)之间至少形成一附着层(3)。18.如申请专利范围第17项之磊晶式制造方法,其中至少一附着层是由SiO或SiN所构成。19.如申请专利范围第15项之磊晶式制造方法,其中于磊晶基板上涂布多个以GaN为主之层(4)后,此方法以下列步骤继续进行;-在磊晶层上涂布载体(5),-去除磊晶基板。20.如申请专利范围第19项之磊晶式制造方法,其中在涂布载体(5)之前将多个以GaN为主的层结构化。21.如申请专利范围第19或20项之磊晶式制造方法,其中在将磊晶基板去除之后,此薄层-半导体主体(11)可被接触。22.如申请专利范围第15项之磊晶式制造方法,其中在磊晶基板上涂布多个以GaN为主的层(4)后,此方法以下列之步骤继续进行:-在磊晶层上涂布中间载体,-去除磊晶基板,-在磊晶层之面上涂布载体(5),由此层将磊晶基板去除,-将中间载体去除。23.如申请专利范围第22项之磊晶式制造方法,其中在涂布中间载体之前,将多个以GaN为主之层(4)结构化。24.如申请专利范围第22或23项之磊晶式制造方法,其中在去除中间载体之后,此半导体主体(1)可被接触。25.如申请专利范围第15项之磊晶式制造方法,其中在Si(111)-层(2)表面上形成导电之缓冲层(9)作为第一层。26.如申请专利范围第17项之磊晶式制造方法,其中在Si(111)-层(2)表面上形成导电之缓冲层(9)作为第一层。27.如申请专利范围第25项之磊晶式制造方法,其中此缓冲层(9)由多个以A1GaN为主的各别层所构成。28.如申请专利范围第27项之磊晶式制造方法,其中缓冲层(9)之邻接Si(111)-层(2)之各个层上,具有低的A1-含量。29.如申请专利范围第27或28项之磊晶式制造方法,其中此缓冲层(9)之背向Si(111)-表面之面上的各个层具有高的A1含量。30.如申请专利范围第25项之磊晶式制造方法,其中藉由以下步骤形成缓冲层:-在Si(111)表面上涂布多个导电区域,-涂布平坦填满层(7)。31.如申请专利范围第30项之磊晶式制造方法,其中藉由使用以InGaN为主之材料构成多个导电区域。32.如申请专利范围第30或31项之磊晶式制造方法,其中此填满层(7)具有高A1含量之A1GaInN。33.如申请专利范围第15或25或30项中任一项之磊晶式制造方法,其中此Si(111)-层(2)之厚度是大约在1微米(m)与20微米之间,尤其是小于大约10微米。图式简单说明:第1图是根据本发明之构件之实施例之概要截面图式。第2图是根据本发明之制造方法之实施例之概要说明。第3图是根据本发明之用于导电缓冲层之制造方法之概要说明。 |
