| 摘要 |
Устройство оценки вероятности ошибки на бит в потоке бит, кодированных свёрточным кодом, содержащее m параллельно включенных блоков оценки, блок обработки и последовательно соединенные первый сумматор, первый блок накопления, второй сумматор, делитель и блок вычисления оценки вероятности ошибки на бит, отличающееся тем, что введены m-отводная линия задержки, являющаяся входом устройства, с выходов которой на вход соответствующих m блоков оценки поступают биты, задержанные соответственно на j бит, где j - номер выхода линии задержки, m - число полиномов, используемых при свёрточном кодировании, при этом вход каждого блока оценки является входом соответствующего первого блока накопления, в котором накапливают последние n полученных значений, где n=m∗k, k - длина полиномов, а когда полностью накопят n значений, то передают каждое значение с соответствующих m выходов на соответствующие m входы умножителя, и затем стирают все накопленные значения и начинают накапливать следующие значения, в умножителе производят умножение полученных бит по каждому i-му входу на коэффициент C, где i=1, 2…n, при этом данные коэффициенты вычисляют один раз заранее для каждого конкретного сверточного кода исходя из его структуры, при этом Cможет принимать значение 0 или 1, с соответствующих m выходов умножителя передают результаты умножения на соответствующие m входы первого сумматора, в котором вычисляют сумму по модулю 2 полученных значений, с выхода сумматора результат суммирования передают на вход второго блока накопления, в котором накапливают последние N полученных значений, где N - объем выборки, определенный заранее, при этом накопленный массив передают на вход второго |
