| 主权项 |
1.产生电子束之半导体装置含一具有半导体本体与一N型表面区域及一P型区域的阴极,其中,当电子离开半导本体时即产生电子于该本体上,致使N型表面区域对P型区域言为正的偏压,其特征为在N型表面区及P型区间有一本质半导体区域存在。2.根据上述请求专利部份第1.项所述之半导体装置,其特征为,该本质半导体区域为一型或型,最大杂质浓度为5.1016-原子/立方公分。3.根据上述请求专利部份第1.或2.项所述之半导体装置,其特征为该P型区域系在本质半导体区域及一第二N型区域之间,其中仅有npin结构之N型区域备有接触电极,而P型区域对电子从第二N型区域至N型表面区域之传输构成障碍,直到N型表面区域与第二N型区域相较有足够正値偏压为止,俾以足够能量于本质区注入电子以超过表面之功函数,P型区域之厚度及缠杂导致其在该电位差的情况下完全空虚。4.根据上述请求专利部分第3.项所述之半导体装置,其特征为P型区域在第二N型区域与N型表面区域相较下偏压为零伏特的情况下完全空虚。5.根据上述请求专利部份第1.项或第2﹒项所述之半导体装置,其特征为其表面为一电绝缘层,并备有至少一孔隙,在孔隙边缘之绝缘层上配有至少一加速电极,在其中至少在孔隙以内之一梢状结构,有一较梢状之其他部分为低的崩溃电压,有较低崩溃电压之部分被一N型传导层与表面分开,该传导层之厚度及缠杂使梢状结构之空虚区在崩溃电压时不致延伸至表面,而由一表面层使其保留在分开位置,该表面层足够薄而可使所生之电子通过。6.根据上述请求专利部份第5.项所述之半导体装置,其特征为,孔隙之形状为一窄缝,其宽度与绝缘层之厚度相同。7.根据上述请求专利部份第5.项或第6﹒项所述之半导体装置、其特征为在加速电极中含有二个或更多个次电极。8.根据上述请求专利部份第7.项所述之半导体装置其特征为该孔隙构成一环形间隙,一个次电极在环形间隙之内,而另一个次电极则在环形间隙之外。9.根据上述请求专利部份第8.项所述之半导体装置,其特征为该环形间隙之中心线构成一圆。10.根据上述请求专利部份第1.项至第9﹒项所述之半导体装置,其特征为在该半导体本体之表面用能降低功函数之材料涂层,至少在发射表面之区域作如此之涂层。11.根据上述请求专利部份第10.项所述之半导体装置,其特征为,该能降低电子功函数之材料为铯及钡族元素。12.根据上述请求专利部份第1.项至第11﹒项任何一项所述之半导体装置,其特征为半导体本体系由矽组成。13.根据上述请求专利部份任何一项所述之半导体装置,其特征为,其加速电极含有多结晶体矽。14.根据上述请求专利部份第1.项至第4﹒项之任何一项所述之半导体装置,其特征为,埋头孔绝缘层出现在表面上,该埋头孔绝缘层至少有一个孔隙围绕在半导体凸型部分,至少本质半导体区域及N型表面区域位于凸型部分内并与埋头孔绝缘层为邻。15.根据上述请求专利部份第14.项所述之半导体装置,其特征为,N型表面区域藉延伸横过绝缘层的连结电极之助与主表面接触。16.根据上述请求专利部份任何一项所述之半导体装置,其特征为,发射区域安排成矩阵构型,N型表面区域经由连结电极或低电阻N型区域构成之行连结而接触,而列连结则经由低电阻埋入式区与行连结成垂直之方向而建立。17.根据上述请求专利部份第1.项至第16﹒项任何一项所述之半导体装置中一拾像管备有驱动电子束之装置,该电子束扫描电荷图像,其特征为该电子束系由上项专利申请中所述之半导体装置所产生。18.根据上述请求专利部份第1.项至第16.项任何一项所述之半导体装置中,一显示装置备有驱动一电子束之装置,该电子束产生一影像,其特征为该电子束系一半导体装置所产生。19.根据上述请求专利部份第18.项所述之显示装置,其特征为该显示装置有一萤光幕位于距半导体数毫米之真空空间中,该萤光幕之激励系由半导体所产生之电子束所为。 |
