| 主权项 |
1.一种用于可程式规划之自动化机之类之处理控制系统所用之输入管理电路,此系统包含:-一个内含处理器及记忆体(特别是输入一输出影像记忆)之中央单元;-提供管理路与中央单元之间之连接的数据滙流排与服务讯号滙流排;管理电路包含一系列可连接各自之感应器之管理电路,感应器之状态由中央单元查询之;此电路尚包含:-一个其并行输入经对应之滤波与门限元件连接至对应之输入通路而其串行输出可传送含有与馈至输入通路之讯号对应的相继位元的字元的串行机构,-连接该串行输出至耦合至中央单元之处理器以与输入一输出影像记忆交换之输入管理单元的串行连接,-光耦合器之类之隔离元件,此元件插置于串行连接内以确保在串行机构与输入管理单元之间隔离传输输入讯号,-置于串连连接内而位于光耦合器下游之滤波器。2.申请专利范围第1.项之输入管理电路,其中该串行机构是并一串连暂存器,时钟讯号馈至此暂存器以控制串行滑动时间,其时钟输入经光耦合器连接至适于输入管理单元之时钟讯号。3.申请专利范围第2.项之输入管理电路,尚包含数个由许多各自之串行连接光耦合器及一个时钟光耦合器连接至管理单元之并连一串连暂存器。4.申请专利范围第2.项之输入管理电路,其中并一串连暂存器具有经由光耦合器之连接收由输入管理单元之时钟讯号所产生之循环查询讯号之查询输入。5.申请专利范围第4.项之输入管理电路,尚包含数个由许多各自之串行连接光耦合器及单一个查询光耦合器连接至管理单元的并一串连暂存器。6.申请专利范围第1.项之输入管理电路,其中串行机构是一个其数个定址输入经各自之光耦合器连至输入管理单元之定址输出的类比多工器。7.申请专利范围第1.项之输入管理电路,其中串行机构送出之各字元包含至少一个图定値之控制位元以检查串行连接之完整;-包含算出控制位元并将其附加于字元上的串行机构,-含有解串行机构(具有串行输入及至少一个控制位元输出)之解串行机构,-处理控制位元以于解串行机构收到之控制位元为正确时输出交换确认讯号之逻辑。8.申请专利范围第7.项之输入管理电路,其中串行机构送出之信息是包含下列各项之字元;-一个为1値之控制位元,-一个为0値之控制位元,-一串行机构具有算出同位位元并将其附装于字元之机构,-解串行机构具有控制位元之对应输出,-处理控制位元及自传送之同位元算出之同位位元以于位元之値正确时送出交换确认讯号之逻辑。9.申请专利范围第8.项之输入管理电路,其中:-算出位位元之机构包含一个其输出连接至D正反器之输入的的共反或闸,而D正反器之Q输出连接至串行连接并连接至共斥或闸之第一输入,此闸之第二输入连拉至串行暂存器之串行输出,-利用含有第二共斥或闸连接至第二D正反器之输入的机构计算同位位元,此第二正反器之Q输出连接至交换控制逻辑及第二共斥或闸之第一输入,此闸之第二输入连接至解多工机构之串行输入。10.申请专利范围第7.项之输入管理电路,其中输入管理单元包含并行确认暂存器及耦合至数据滙流排之并行栓锁暂存器,确认暂存器具有确认讯号输入并可由解串行暂存器之并行输出载入并于该讯号达到确认値时输出给栓锁暂存器。11.申请专利范围第7.项之输入管理电路,其中该交换控制逻辑包含故障计数器及产生确认讯号,交换故障讯号及复置确认暂存器之讯号,于该确认讯号之状态表示交换故障时,计数器步增直到预定故障数而复置交换故障讯号为止。12.申请专利范围第7.项之输入管理电路,其中串行机构送出之各字元包含一个检查感应器电压之位元;-串行机构具有算出电压控制位元并将其附加于码框头之机构,-解串行机构设有电压控制位元输出,逻辑处理电压控制位元而于电压低于预定门限时送出电压故障讯号。13.申请专利范围第12.项之输入管电路,其中算出电压控制位元之该机构经比较器反滤液器之串连供给人输入端子,比较器比较馈至输入端子之感应器电压与由,馈至该滤波及门限元件之该门限形成之参考电压。14.申请专利范围第13.项之输入管理电路,其中滤波器之设计为:-感测器电压之截止时间常数小于滤液与门限元件之时间常数,-感应器电压重建时间常数大于滤波与门限元件之时间常数。15.申请专利范围第7.项之输入管理电路,其中该滤波器是置于输入管理单元内,在其串连输入与解串行机构之间之数位滤波器,该滤波器受管理单元之时钟讯号所产生之至少一个时钟讯号控制时间。16.申请专利范围第1.项之输入管理电路,其中切换讯号是馈至时钟系统,故其于该讯号状态之一输送至少一个略慢速之时钟讯号。17.申请专利范围第1.项之输入管理电路,其中切换讯号可运用为时钟讯号,至少输送一个时钟讯号之一个状态减慢很多。18.申请专利范围第1.项之输入一输出管理电路,其中该输入管理单元亦控制处理控制系统之输出,并含有一个可耦合至数据滙流排及并行数据输出及串行暂存器之输出暂存器,串行暂存器连接至车行数据输出。19.申请专利范围第18.页之输入一输出管理电路,其中该串行暂存器之串行数据输出经具有光耦合器之串行连接,连接至解串行机构,后者之并行输出连接至各输出端子。图示简单说明:图1展示本发明之可程式规划自动化之输入一输出管理电路之方块图;图2是图1之输入一输出管理电路典型实例之部份图例;图3是图1之电路之输入一输出管理单元之方块图;图4详细展示图3之输入一输出管理单元之交换控制逻辑之一部份;图5是管理单元之时钟系统之图例;图6之时间图展示时钟系统产生之某些讯号,及由这些讯号控制时间之输入码框的例子;图7是图1之输入一输出管理电路可用之另一种串行机构。 |
