| 摘要 |
La presente invención se refiere a dispositivo de regularización del débito de circuitos virtuales que toma o utiliza una vía de transmisión de multiplexaje temporal asincrónico en el cual las células entrantes de una vía o conducto de multiplexaje temporal asincrónico de entrada, presenta un encabezado que contiene una información de destino, la cual puede ser tratada como una indentidad de circuito virtual, y las células son orientadas hacia una memoria de células que comprende una pluralidad de memorias tampón de circuitos virtuales, cada célula tiene un rango en la memoria tampón del circuito virtual asociada al circuito virtual, al cual pertenece esa célula, y las células salientes de una vía de multiplexaje temporal asincrónico de salida, son leidas en esas mismas memorias tampón de circuitos virtuales, el dispositivo está caracterizado porque comprende medios de comando tales que las células que se van a emitir, sobre la vía que sale, sean leídas en las memorias tampón en un orden tal, que las células editadas por una misma memoria tampón de circuito virtual queden distanciadas en promedio por lo menos un intervalo determinado por ese circuito virtual.
|
