| 发明名称 |
Digital circuit arrangement for reducing the quantizing noise. |
| 摘要 |
|
| 申请公布号 |
EP0271166(B1) |
申请公布日期 |
1994.03.23 |
| 申请号 |
EP19870202447 |
申请日期 |
1987.12.08 |
| 申请人 |
PHILIPS PATENTVERWALTUNG GMBH;N.V. PHILIPS' GLOEILAMPENFABRIEKEN |
发明人 |
BRADINAL, WERNER |
| 分类号 |
H03H17/00;H03H17/02;H03M1/00;H03M1/08;H03M3/04;(IPC1-7):H03M1/08;H03M7/30;H03M3/02 |
主分类号 |
H03H17/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
