静态记忆元低阻抗源极制法及其构造

摘要

本发明系关于一种静态记忆元低阻抗源极制法及其构造，尤指一种针对静态记忆体单元两电晶体元件相互邻接之源极位置区域窄小造成其经制成浅掺杂源泄极体（ＬＤＤ）与侧壁层后，造成可供植入高浓度源极区域过窄，致使其阻抗昇高及饱和电流量降低之不良现象，且因元件密度增加下，更造成无法植入高浓度源极离子之缺点，故在制程上于经植入浅掺杂源泄极离子后，在源极外围覆盖光阻，而仅对该源极区进行高浓度离子植入，以在浅掺杂区下方形成高浓度区，以克服后述制程之植入区过窄无法植入之问题，除了具有降低源极阻抗及提高饱和电流外，并可达到缩小占用面积及提高密度之优点。

主权项

1﹒一种静态记忆元低阻抗源极制法,包括:一在矽层上形成闸氧化层、复晶矽闸极及进行N─离子植入以形成N─浅掺杂区之步骤;一覆盖源极光罩,以在源极外围区域覆光阻,而使对源极区进行一高浓度N+离子植入,以在该原有N─浅掺杂区重叠形成N+源极区之步骤;一去除光阻步骤;一沈积氧化层及回蚀刻步骤以形成复晶矽闸极侧壁层之步骤;及一对矽层区域进行N+离子植入以形成源泄极区N+区之步骤;藉以使源极区形成一可在先前步骤植入N+至源极区,以维持源极呈现低阻抗、高饱合电流値及较佳稳定性,及可使两闸极间距在容许范围内尽可能缩小者。2﹒如申请专利范围第1项所述之静态记忆元低阻抗源极制法,其中该对源极离行N+离子植入步骤,为采用砷离子材料,并以约110%15/cm2之浓度进行者。3﹒一种静态记忆元低阻抗源极构造,包括:一在矽层上形成两间隔之复晶矽闸极区;一在两复晶矽闸极区外围下方之矽层区域分别形成浅掺杂N─区及高浓度N+之源极构造;一介于两复晶矽闸极间之矽层位置形成以浅掺杂N─源极区及高浓度N+源极区相互重叠形成之源极伪造;构成一种不对称浅掺杂源泄极静态记忆体低阻抗源极构造者。图示简单说明:第一图:系传统LDD制程示意图。第二图:系传统LDD静态记忆体剖面构造示意图。第三图:系本发明之剖面构造示意图第四图:系本发明之制程剖面示意图