发明名称 消除积体电路元件隔离区应力的制造方法
摘要 一种积体电路元件隔离区(device isolation)的制造方法,利用在场氧化层内形成孔洞以消除其在鸟嘴(bird's beak)附近的应力,可降低接面漏电流(junction leakage),提高元件的性质。形成上述孔洞的方法包括:将氟、氯、氩、或氪等离子布植进入场氧化层中,再于850℃至1050℃温度下加热处理30秒至5小时,上述离子将产生并聚集气体以形成孔洞。次外,亦可在场氧化层形成前,将上述的离子布植进入矽基底,或是在欲形成氧化层的区域先形成一薄氧化层后,植入上述离子,如此藉由形成场氧化层的热处理步骤,同时在场氧化层内形成孔洞,有效降低应力。
申请公布号 TW245821 申请公布日期 1995.04.21
申请号 TW083104987 申请日期 1994.05.31
申请人 联华电子股份有限公司 发明人 卢火铁
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种消除积体电路元件隔离区应力的制造方法,包括下列步骤:在一矽基底上形成一垫氧化层;在该垫氧化层上形成一氮化矽层,并经蚀刻以形成开口,露出欲形成场氧化层的部分;经由该开口将第一离子布植进入该矽基底中;氧化该开口内的矽基底以形成一场氧化层,藉此该第一离子形成一通道停止层;经由该开口将第二离子布植进入该场氧化层中;加热处理该场氧化层,用以使该第二离子在该场氧化层内形成孔洞,降低其应力;以及去除该氮化矽层和该垫氧化层,完成该元件隔离区。2.如申请专利范围第1项所述的制造方法,其中该垫氧化层的较佳厚度是介于50至500。3.如申请专利范围第1项所述的制造方法,其中该氮化矽层的较佳厚度是介于500至。4.如申请专利范围第1项所述的制造方法,其中该第一离子是硼离子,其布植能量是介于10至50KeV,其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。5.如申请专利范围第1项所述的制造方法,其中该第一离子是砷离子,其布植能量是介于10至50KeV,其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。6.如申请专利范围第1项所述的制造方法,其中该第一离子是磷离子,其布植能量是介于10至50KeV,其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。7.如申请专利范围第1项所述的制造方法,其中该第二离子是选自于由氟离子、氯离子、氩离子、以及氪离子所组成的群体者。8.如申请专利范围第1项所述的制造方法,其中该加热处理是在850℃至1050℃温度下,加热30秒至5小时以形成该些孔洞。9.一种消除积体电路元件隔离区应力的制造方法,包括下列步骤:在一矽基底上形成一垫氧化层;在该垫氧化层上形成一氮化矽层,并经蚀刻以形成开口,露出欲形成场氧化层的部分;经由该开口将第一离子布植进入该矽基底中,其具有第一深度;经由该开口将第二离子布植进入该矽基底中,其具有第二深度,且该第二深度小于该第一深度;氧化该开口内的矽基底形成一场氧化层,藉此该第一离子形成一通道停止层,该第二离子在该场氧化层内形成孔洞,用以消除应力;以及去除该氮化矽层和该氧化层,完成该元件隔离区。10.如申请专利范围第9项所述的制造方法,其中该垫氧化层的较佳厚度是介于50至。11.如申请专利范围第9项所述的制造方法,其中该氮化矽层的较佳厚度是介于500至。12.如申请专利范围第9项所述的制造方法,其中该第一离子是硼离子,其布植能量是介于10至50KeV。其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。13.如申请专利范围第9项所述的制造方法,其中该第一离子是砷离子,其布植能量是介于10至50KeV。其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。14.如申请专利范围第9项所述的制造方法,其中该第一离子是磷离子,其布植能量是介于10至50KeV。其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。15.如申请专利范围第9项所述的制造方法,其中该第二离子是选自于由氟离子、氯离子、氩离子、以及氪离子所组成的群体者。16.一种消除积体电路元件隔离区应力的制造方法,包括下列步骤:在一矽基底上形成一垫氧化层;在该垫氧化层上形成一氮化矽层,并经蚀刻以形成开口,露出欲形成场氧化层的部分;氧化该开口内的矽基底以形成一薄氧化层;经由该开口将第一离子布植进入该薄氧化层底下的矽基底中,其具有第一深度;经由该开口将第二离子布植进入该薄氧化层底下的矽基底中,其具有第二深度,且该第二深度小于该第一深度;氧化该薄氧化层以形成一场氧化层,藉此该第一离子形成一通道停止层,该第二离子在该场氧化层内形成孔洞,用以消除应力;以及去除该氮化矽层和该垫氧化层,完成该元件隔离区。17.如申请专利范围第16项所述的制造方法,其中该垫氧化层的较佳厚度是介于50至。18.如申请专利范围第16项所述的制造方法,其中该氮化矽层的较佳厚度是介于500至。19.如申请专利范围第16项所述的制造方法,其中该第一离子是硼离子,其布植能量是介于10至50KeV,其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。20.如申请专利范围第16项所述的制造方法,其中该第一离子是砷离子,其布植能量是介于10至50KeV,其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。21.如申请专利范围第16项所述的制造方法,其中该第一离子是磷离子,其布植能量是介于10至50KeV,其植入离子量是介于110C^13C至110C^14C atoms/cmC^2C。22.如申请专利范围第16项所述的制造方法,其中该第二离子是选自于由氟离子、氯离子、氩离子、以及氪离子所组成的群体者。第1A至1E图是剖面示意图,绘示习知之局部氧化方法形成隔离层的制造流程;第2A至2E图是剖面示意图,绘示根据本发明方法第一较佳实施例的制造流程;第3A至3E图是剖面示意图,绘示根据本发明方法第二较佳实施例的制造流程;以及第4A至4E图是剖面示意图,绘示
地址 新竹科学工业园区工业东三路三号