| 主权项 |
1.一种积体电路的掩埋接触制程,包括下列步骤:在一矽基底上形成氧化层以界定出元件区;依序形成一闸极氧化层,一第一导电层,及一遮蔽层覆盖在该矽基底上;在该遮蔽层,该第一导电层,及该闸极氧化层中形成一U型槽,其位于该元件区边缘并延伸至该场氧化层上;形成一第二导电层填满该U型槽,以形成一U型接触栓;蚀刻该遮蔽层,该第一导电层,及该第二导电层的指定区域以形成闸极电极和接触导线,其中该闸极电极跨过该元件区中央,且该接触导线以该U型接触栓为起点,跨越该场氧化层而连接至其它的元件区;利用该闸极电极和该接触导线当罩幕作离子布植,在该矽基底中形成浓掺杂源/汲极区;以及形成一金属前介电质层,完成该掩埋接触制程。2.如申请专利范围第1项所述的掩埋接触制程,其中该第一导电层是一厚度介于2000@fc(1.frch)8至4000@fc(1.frch)8的复晶矽层。3.如申请专利范围第1项所述的掩埋接触制程,其中该第一导电层是金属矽化物和复晶矽双层结构。4.如申请专利范围第3项所述的掩埋接触制程,其中该金属矽化物是选自于WSix,TaSi@ss2,MoSix,TiSi@ss2及CoSix所构成的群体者。5.如申请专利范围第1项所述的掩埋接触制程,其中该遮蔽层是一厚度介于500@fc(1.frch)8至3000@fc(1.frch)8的二氧化矽层。6.如申请专利范围第1项所述的掩埋接触制程,其中该第二导电层是一厚度介于2000@fc(1.frch)8至4000@fc(1.frch)8的复晶矽层。7.如申请专利范围第1项所述的掩埋接触制程,其中该第二导电层是一金属矽化物质。8.如申请专利范围第1项所述的掩埋接触制程,其中该第二导电层是金属矽化物和复晶矽双层结构。9.如申请专利范围第7,8项所述的掩埋接触制程,其中该金属矽化物是选自于WSix,TaSi@ss2,MoSIX,TiSi@ss2及CoSix所构成的群体者。10.如申请专利范围第1项所述的掩埋接触制程,其中该第二导电层形成后更包括一离子布植程序以提高其导电度。11.如申请专利范围第1项所述的掩埋接触制程,其中形成该浓掺杂源/汲极区的离子布植是使用砷,磷,或锑离子,其布植能量是介于20至200Kev,値入量是介于110@su1@su4至110@su1@su6atoms/cm@su2。12.如申请专利范围第1项所述的掩埋接触制程,其中该金属前介电质是一硼磷矽玻璃(BPSG)。13.如申请专利范围第1项所述的掩埋接触制程,其中该金属前介电质层是一磷矽玻璃(PSG)。14.如申请专利范围第1项所述的掩埋接触制程,其中在形成浓掺杂源/汲极区前更包括下列的步骤:利用该闸极电极和该接触导线当罩幕作离子布植,在该矽基底中形成淡掺杂源/汲极区;以及在该闸极电极及该接触导线的侧壁上形成绝缘物间隔层。15.如申请专利范围第14项所述的掩埋接触制程,其中形成该淡掺杂源/汲极区的离子布植是使用磷或砷离子,其布植能量是介于10至50KeV,植入量是介于110@su1@su3至110@su1@su4atoms/cm@su2。16.如申请专利范围第14项所述的掩埋接触制程,其中该绝缘物间隔层是氮化矽间隔层。17.如申请专利范围第14项所述的掩埋接触制程,其中该绝缘物间隔层是二氧化矽间隔层。图示简单说明:第1A至1C图系习知之掩埋接触制程的剖面示意图;第2图系习知之掩埋接触的俯视示意图;第3A至3C图系本发明之掩埋接触制程一较佳实施例的剖面示意图;以及 |
