| 主权项 |
1.一种在半导体装置上制造电连接之方法,上述方法包含:(a)提供一样式化导体层,形成在一基底上;(b)以含有有机物之电介质层填充介于上述导体间之空间并覆盖上述导体,上述含有有机物之电介质层具有小于3.5之介电常数,上述含有有机物之电介质层由含有10%至100%重量之有机物材料组成;(c)沉积一由无机物材料组成之帽盖层,覆盖上述含有有机物之电介质层;(d)蚀刻一或多个通道,贯穿上述帽盖层及上述含有有机物之电介质层;(e)在上述帽盖层上及上述通道中之曝露表面上沉积一致之无机物通道钝化层,上述曝露之表面含有上述通道之底部;以及(f)自上述通道底部处异向地除去上述钝化层,从而提供加衬垫之通道,用以完成电连接至上述导体,以上述加衬垫之通道及上述帽盖层将上述含有有机物之电介质与上述电连接隔离,且从而形成可信赖之连接贯穿上述含有有机物之电介质,并从而上述含有有机物之电介质较二氧化矽电介质可减少导体间之电容。2.如申请专利范围第1项之方法,其中样式化导体系由选自铝、铜、钛、铂、金、钨、多晶矽、氮化钛、钽、二矽化钛以及其组合之群之材料所组成。3.如申请专利范围第1项之方法,其中沉积含有有机物材料之步骤包含旋转附着一含有有机物之SOG及在超过摄氏300度之温度一退火。4.如申请专利范围第1项之方法,其中沉积含有有机物材料之步骤包含以气相沉积或溅射方式沉积一纯聚合物。5.如申请专利范围第1项之方法,其中帽盖层及通道钝化层系由超过95%重量之二氧化矽、氮化矽或其组合所组成。6.如申请专利范围第1项之方法,其中除去步骤亦除去上述帽盖层上钝化层之部分并除去上述帽盖层之顶部部分,而留下完整之上述帽盖层。7.如申请专利范围第1项之方法,复包含:(a)在上述填充及覆盖步骤前沉积无机物基底包封层,一致地覆盖上述样式化导体及基底之曝露部分;以及(b)自通道底部处除去上述基底包封层,作为上述通道钝化层除去步骤之部分或于上述通道钝化层除去步骤之后。8.如申请专利范围第7项之方法,其中帽盖层系由至少二次层所组成,其顶部次层系由实质上未受上述通道钝化层之蚀刻影响之材料所形成。9.如申请专利范围第8项之方法,复包含在除去上述钝化层后除去上述顶部次层。10.如申请专利范围第8项之方法,其中顶部次层系由氮化矽所组成。11.一种半导体装置,其包含:(a)一样式化导体层,形成在一基底上;(b)一含有有机物之电介质层,填充上述导体间之空间并覆盖上述导体,上述含有有机物之层具有小于3.5之介电常数,上述含有有机物之层系由含有10%至100%重量之聚合物所组成;(c)一由无机物材料组成之帽盖层,沉积覆盖上述含有有机物之层;(d)至少一通道,予以蚀刻贯穿上述帽盖层及含有有机物之层;(e)一无机物钝化层,沉积在上述通道之侧壁上,于该处上述通道贯穿上述含有有机物之电介质;以及(f)一电连接,以导电材料填充上述通道所形成,上述电连接系与上述样式化导体之一连接,从而可与沉积覆盖上述无机物电介质层之第二样式化导体层连接。图示简单说明:图1A-1E系显示于样式化导体层、具有叠置帽盖层之含有有机物之电介质层、贯穿帽盖层及含有有机物之电介质层之通道以及产生通道侧壁之制造中渐进步骤之剖面图;图2A-2C系第二实施例之剖面图,含有金属/基底包封层覆盖样式化导体并使用帽盖层之一部分作为牺牲层以清除通道之底部;图3A-3C系另一实施例之剖面图,含有类似之包封层,但使用双硬光罩技术以清除通道之底部;以及图4系具有二层之实施例之剖面图,其中显示一填充之通道将二导体层上之导体电连接,此二导体层系使用具有无 |
