| 主权项 |
1. 一种场效电晶体的制造方法,其制程步骤如下:在矽半导体晶圆上形成隔离『场效电晶体』所需要的厚氧化层(Field Oxide);形成一层第一介电层(First Dielectric),并利用微影技术与蚀刻技术蚀去所述第一介电层以形成凹槽(Trench);形成所述场效电晶体之闸氧化层(Gate Oxide);利用所述『第一介电层』作为离子布植保护罩,利用离子布植技术进行『通道掺杂』,所述『通道掺杂』仅在所述『凹槽』内之矽半导体晶圆形成『掺杂区域』;形成一层导电层(Conductor),所述导电层填满所述『凹槽』;利用化学机械磨光技术(Chemical Mechanical Polishing;CMP)对所述导电层进行磨光处理,以去除所述第一介电层表面之所述导电层,而在所述『凹槽』内则保留有所述导电层,以形成埋层导电层闸极(Recessed ConductorGate);去除所述第一介电层;在所述埋层导电层闸极两侧形成源极/汲极(Source/Drain)。2.如申请专利范围第1项之方法,其中所述『闸氧化层』之厚度介于50到200埃之间。3.如申请专利范围第1项之方法,其中所述『第一介电层』是二氧化矽(Silicon Dioxide),其厚度介于1000到4000埃之间。4.如申请专利范围第1项之方法,其中所述『导电层』之厚度介于1500到3500埃之间。5.如申请专利范围第1项之方法,其中所述『第二介电层』是二氧化矽(Silicon Dioxide),其厚度介于1000到2500埃之间。6. 一种金氧半场效电晶体的制造方法,其制程步骤如下:在P型矽半导体晶圆上形成隔离『金氧半场效电晶体』所需要的厚氧化层(Field Oxide);形成一层第一介电层(First Dielectric),并利用微影技术与蚀刻技术蚀去所述第一介电层以形成凹槽(Trench);形成所述金氧半场效电晶体之闸氧化层(Gate Oxide);利用所述『第一介电层』作为离子布植保护罩,利用离子布植技术进行『通道掺杂』,所述『通道掺杂』仅在所述『凹槽』内之矽半导体晶圆形成『掺杂区域』;形成一层复晶矽(Polysilicon),所述复晶矽填满所述『凹槽』;利用化学机械磨光技术(Chemical Mechanical Polishing;CMP)对所述复晶矽进行磨光处理,以去除所述第一介电层表面之所述复晶矽,而在所述『凹槽』内则保留有所述复晶矽,以形成埋层复晶矽闸极(Recessed PolysiliconGate);去除所述第一介电层;在所述埋层复晶矽闸极两侧形成N@su-淡掺杂源极/汲极(Lightly Doped Source/Drain);形成一层第二介电层(Second Dielectric),并利用蚀刻技术对所述第二介电层进行蚀刻,以在所述埋层复晶矽闸极的旁侧形成第二介电层侧壁子(Second DielectricSpacer);形成N@su+浓掺杂源极/汲极(Heavily Doped Source/Drain)。7.如申请专利范围第6项之方法,其中所述『闸氧化层』之厚度介于50到200埃之间。8.如申请专利范围第6项之方法,其中所述『第一介电层』是二氧化矽(Silicon Dioxide),其厚度介于1000到4000埃之间。9.如申请专利范围第6项之方法,其中所述『复晶矽』之厚度介于1500到3500埃之间。10.如申请专利范围第6项之方法,其中所述『第二介电层』是二氧化矽(Silicon Dioxide),其厚度介于1000到2500埃之间。11. 一种金氧半场效电晶体的制造方法,其制程步骤如下:在N型矽半导体晶圆上形成隔离『金氧半场效电晶体』所需要的厚氧化层(Field Oxide);形成一层第一介电层(First Dielectric),并利用微影技术与蚀刻技术蚀去所述第一介电层以形成凹槽(Trench);形成所述金氧半场效电晶体之闸氧化层(Gate Oxide);利用所述『第一介电层』作为离子布植保护罩,利用离子布植技术进行『通道掺杂』,所述『通道掺杂』仅在所述『凹槽』内之矽半导体晶圆形成『掺杂区域』;形成一层复晶矽(Polysilicon),所述复晶矽填满所述『凹槽』;利用化学机械磨光技术(Chemical Mechanical Polishing;CMP)对所述复晶矽进行磨光处理,以去除所述第一介电层表面之所述复晶矽,而在所述『凹槽』内则保留有所述复晶矽,以形成埋层复晶矽闸极(Recessed PolysiliconGate);去除所述第一介电层;在所述埋层复晶矽闸极两侧形成P@su-淡掺杂源极/汲极(Lightly Doped Source/Drain);形成一层第二介电层(Second Dielectric),并利用电浆蚀刻技术对所述第二介电层进行蚀刻,以在所述埋层复晶矽闸极的旁侧形成第二介电层侧壁子(SecondDielectricSpacer);形成P@su+浓掺杂源极/汲极(Heavily Doped Source/Drain)。12.如申请专利范围第11项之方法,其中所述『闸氧化层』之厚度介于50到200埃之间。13.如申请专利范围第11项之方法,其中所述『第一介电层』是二氧化矽(Silicon Dioxide),其厚度介于1000到4000埃之间。14.如申请专利范围第11项之方法,其中所述『复晶矽』之厚度介于1500到3500埃之间。15.如申请专利范围第11项之方法,其中所述『第二介电层』是二氧化矽(Silicon Dioxide),其厚度介于1000到2500埃之间。图示简单说明:图一是形成隔离金氧半场效电晶体所需要的场氧化层后的制程剖面示意图;图二是形成金氧半场效电晶体之闸氧化层,并进行所述金氧半场效电晶体之通道掺杂(Channel Doping),以调整所述金氧半场效电晶体之临界电压(Threshold Voltage)后的制程剖面示意图;图三是形成一层复晶矽(Polysilicon),并利用微影技术与电浆蚀刻技术蚀去所述复晶矽以形成金氧半场效电晶体之闸极(Gate Electrode)后的制程剖面示意图;图四是形成金氧半场效电晶体之N@su-淡掺杂源极/汲极后的制程剖面示意图;图五是形成一层二氧化矽(Silicon Dioxide),并对所述二氧化矽进行垂直单向性的回蚀刻(AnisotropicEtchback),以在所述闸极之二侧形成二氧化矽侧壁子(SiliconDioxide Spacer)后的制程剖面示意图;图六是利用离子布植形成金氧半场效电晶体之N@su+浓掺杂源极/汲极后的制程剖面示意图;图七是在矽半导体晶圆形成一层第一介电层(FirstDielectric)后的制程剖面示意图;图八是利用微影技术与电浆蚀刻技术蚀去所述第一介电层以形成凹槽(Trench)后的制程剖面示意图;图九是形成所述金氧半场效电晶体之闸氧化层(GateOxide),并以所述第一介电层作为离子布植保护罩(IonImplantion Protection Mask),利用离子布植技术在所述凹槽内进行『通道掺杂』后的制程剖面示意图;图十是沉积一层复晶矽(Polysilicon)后的制程剖面示意图,所述复晶矽填满所述『凹槽』;图十一是利用化学机械磨光技术(Chemical MechanicalPolishing;CMP)对所述复晶矽进行磨光处理的制程剖面示意图;图十二是利用化学机械磨光技术去除所述第一介电层表面之所述复晶矽后的制程剖面示意图,而在所述『凹槽』内则保留有所述复晶矽,以形成埋层复晶矽闸极(RecessedPolysilicon Gate);图十三是去除所述第一介电层后的制程剖面示意图;图十四是利用离子布植技术形成N@su-淡掺杂源极/汲极后的制程剖面示意图;图十五是形成一层第二介电层(Second Dielectric),并利用电浆蚀刻技术对所述第二介电层进行垂直单向性的回蚀刻,以在所述闸极的侧边形成第二介电层侧壁子(Second Dielectric Spacer)后的制程剖面示意图;图十六是利用离子布植技术形成N@su+浓掺杂源极/汲极 |
