| 主权项 |
1.一种使用交错暂存器之排序装置,用以将复数笔资料依数値大小排序,该排序装置包括:一记忆体装置,用公储存该等资料;一位址产生装置,耦合该记忆体装置,以一既定之顺序产生连续之读出与写入之位址讯号定址该记忆体装置;一交错暂存器,耦合该记忆体装置;该交错暂存器具有至少二暂存单元用以分别储存读自该记忆体装置之一第一资料与一第二资料;以及一状态控制器,耦合该位址产生装置与该交错暂存器,用以控制该等装置之状态时序;其中,该交错暂存器系于该第一资料小于该第二资料时,将该第一资料写入该记忆体装置,并自该记忆体装置读一第三资料储入原该第一资斗的暂存单元内;以及该位址产生装置于该交换暂存器读取完毕该等资料后,即重新依序产生该位址讯号。2.如申请专利范围第1项所述之装置,其中,该交错暂存器包括:一第一暂存单元与一第二暂存单元,分别耦合该记忆体装置,以暂存该等资料;一比较器,耦合该等暂存单元,以比较其中储存资料之数値大小;一多工器,输入端耦合该等暂存单元,输出端耦合该记忆体装置,以于该等暂存单元中择一输出至该记忆体装置;以及一组合逻辑装置,耦合该比较器与该状态控制器,以产生一第一致能讯号控制该等暂存单元之写入动作,以及产生一第二致能讯号控制该多工器之选择输出动作。3.如申请专利范围第1项所述之装置,其中,该位址产生装置包括:一累加计数器,耦合该状态控制器与该记忆体装置,以于该状态控制器控制下产生位址讯号至该记忆体装置;一累减计数器,其初始値设定为该等资料个数,于每次该交错暂存器读毕该等资料后,即将其値减一;以及一比较器,耦合该累加计数器与该累减计数器,于该二装置之输出値相同时,输出一控制讯号至该状态控制器,并使该交错暂存器之排序动作失效。4.如申请专利范围第1项至第3项任一项所述之装置,其中,更包括一装置,用以诊断该排序动作之完成,而产生一结束讯号至该状态控制器,供改变运作状态。5.如申请专利范围第4项所述之装置,其中,该诊断装置包括:一第一逻辑闸,其输入端耦合该组合逻辑装置与该累加计数器之输出;一第一正反器,以该第一逻辑闸之输出为输入;一第二逻辑闸,其输入端耦合该位址产生装置之比较器与该状态控制器;一暂存器,以该第二逻辑闸之输出为输入;一第三逻辑闸,其输入端耦合该第一正反器与该第二逻辑闸之输出;以及一第二正反器,以该第三逻辑闸之输出为输入,并产生该结束讯号于输出端。图示简单说明:第一图为方块示意图,绘示依照本创作一较佳实施例之架构。第二图为根据第一图之位址产生器之电路图。第三图为根据第一图之交错暂存器之电路图。第四图为根据第一图之各讯号间时序关系图。第五图为依照本创作一较佳实施例之诊断装置电路图。 |
