| 主权项 |
1.一种动态随机存取记忆体(DRAM)积体电路的制造方法,系包含下列步骤:在矽半导体晶圆上形成字语线和转移闸电晶体(transferred gate transistor),所述转移闸电晶体包含有闸氧化层、闸极与源极/汲极;沈积一层第一介电层,并平坦化所述第一介电层;利用微影技术与蚀刻技术蚀刻所述第一介电层,以在所述源极区域形成记忆元接触窗(node contact);沈积一层第一复晶矽;沈积一层第二介电层;利用微影技术在所述记忆元接触窗上方形成光阻图案,然后,利用蚀刻技术蚀刻所述第二介电层和一部份的所述第一复晶矽,以在所述第一复晶矽形成凹沟(trench);氧化所述第一复晶矽,以在所述凹沟的侧面和底部形成复晶矽氧化层(poly-oxide),并在所述凹沟内形成间隙;对所述复晶矽氧化层进行垂直单向性的回蚀刻,所述垂直单向性的回蚀刻终止于所述凹沟内之第一复晶矽表面,以露出所述凹沟底部之所述第一复晶矽,以在所述凹沟的侧面形成复晶矽氧化层侧壁物(poly-oxidespacer);去除所述第二介电层;沈积一层第二复晶矽,所述第二复晶矽填满所述间隙;磨除所述第一介电层上表面之所述第二复晶矽,以在所述间隙内形成第二复晶矽差塞物;利用微影技术在所述记忆元接触窗上方形成光阻图案,然后,对所述第一复晶矽进行蚀刻;去除所述复晶矽氧化层侧壁物,剩余之第一复晶矽和第二复晶矽差塞物构成了堆叠式电容器的电荷储存电极(storage node);在所述电荷储存电极表面沈积一层电容器介电层;沈积一层第三复晶矽;利用微影技术与蚀刻技术蚀刻所述薄的电容器介电层和第三复晶矽,以形成电容器的上层电极(topelectrode)。2.如申请专利范围第1项所述之制造方法,其中所述第一介电层是利用大气压化学气相沉积法(APCVD)或次大气压化学气相沉积法(SACVD)形成之硼磷掺杂二氧化矽膜(BPSG)或磷掺杂二氧化矽膜(PSG),其厚度介于3000到8000埃之间。3.如申请专利范围第1项所述之制造方法,其中所述第二介电层是利用低压化学气相沉积法形成之氮化矽,其反应气体是NH3和SiH4或NH3和SiCl2H2的混合气体,反应温度介于600到800℃之间,反应压力介于0.2到0.4托尔之间,厚度介于500到1500埃之间。4.如申请专利范围第1项所述之制造方法,其中所述第一复晶矽,所述第一复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3、SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于2000到6000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。5.如申请专利范围第1项所述之制造方法,其中所述第二复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于500到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。6.如申请专利范围第1项所述之制造方法,其中所述第三复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于1000到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。7.如申请专利范围第1项所述之制造方法,其中所述电容器介电层是由氧化氮化矽、氮化矽和二氧化矽之复层结构所组成。8.如申请专利范围第1项所述之制造方法,其中所述磨除所述第一介电层上表面之所述第二复晶矽,以在所述间隙内形成第二复晶矽差塞物,是利用化学机械式琢磨技术(CMP)。9.如申请专利范围第1项所述之制造方法,其中所述去除所述复晶矽氧化层侧壁物,是利用稀释氢氟酸溶液或蒸气氢氟酸(vapor HF)。10.如申请专利范围第1项所述之制造方法,其中所述对所述复晶矽氧化层之垂直单向性的回蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是三氟氢化碳和氩气。11.如申请专利范围第1项所述之制造方法,其中所述对第一复晶矽之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是六氟化硫和溴化氢气体。12.如申请专利范围第1项所述之制造方法,其中所述对第二复晶矽之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是六氟化硫和溴化氢气体。13.如申请专利范围第1项所述之制造方法,其中所述对第三复晶矽之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是六氟化硫和溴化氢气体。14.一种积体电路之复晶矽结构的制造方法,系包含下列步骤:在半导体晶圆上沈积一层第一介电层,并平坦化所述第一介电层;利用微影技术与蚀刻技术蚀刻所述第一介电层,以露出所述半导体晶圆,以形成洞孔(hole);沈积一层第一复晶矽;沈积一层第二介电层;利用微影技术在所述洞孔上方形成光阻图案,然后,利用蚀刻技术蚀刻所述第二介电层和一部份的所述第一复晶矽,以在所述第一复晶矽形成凹沟(trench);氧化所述第一复晶矽,以在所述凹沟的侧面和底部形成复晶矽氧化层(poly-oxide),并在所述凹沟内形成间隙;对所述复晶矽氧化层进行垂直单向性的回蚀刻,所述垂直单向性的回蚀刻终止于所述凹沟内之第一复晶矽表面,以露出所述凹沟底部之所述第一复晶矽,以在所述凹沟的侧面形成复晶矽氧化层侧壁物(poly-oxide spacer);去除所述第二介电层;沈积一层第二复晶矽,所述第二复晶矽填满所述间隙;磨除所述第一介电层上表面之所述第二复晶矽,以在所述间隙内形成第二复晶矽差塞物;利用微影技术在所述洞孔上方形成光阻图案,然后,对所述第一复晶矽进行蚀刻;去除所述复晶矽氧化层侧壁物。15.如申请专利范围第14项所述之制造方法,其中所述第一介电层是利用大气压化学气相沉积法(APCVD)或次大气压化学气相沉积法(SACVD)形成之硼磷掺杂二氧化矽膜(BPSG)或磷掺杂二氧化矽膜(PSG),其厚度介于3000到8000埃之间。16.如申请专利范围第14项所述之制造方法,其中所述第二介电层是利用低压化学气相沉积法形成之氮化矽,其反应气体是NH3和SiH4或NH3和SiCl2H2的混合气体,反应温度介于600到800℃之间,反应压力介于0.2到0.4托尔之间,厚度介于500到1500埃之间。17.如申请专利范围第1项所述之制造方法,其中所述第一复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于2000到6000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。18.如申请专利范围第14项所述之制造方法,其中所述第二复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于500到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。19.如申请专利范围第14项所述之制造方法,其中所述第三复晶矽是利用同步磷原子搀杂之低压化学气相沉积法形成,其反应气体是PH3.SiH4与N2或AsH3.SiH4与N2的混合气体,反应温度介于500到650℃之间,其厚度介于1000到2000埃之间,其杂质离子浓度介于1E20到1E21原子/立方公分之间。20.如申请专利范围第14项所述之制造方法,其中所述半导体晶圆含有电性元件和薄膜。21.如申请专利范围第14项所述之制造方法,其中所述磨除所述第一介电层上表面之所述第二复晶矽,以在所述间隙内形成第二复晶矽差塞物,是利用化学机械式琢磨技术(CMP)。22.如申请专利范围第14项所述之制造方法,其中所述去除所述复晶矽氧化层侧壁物,是利用稀释氢氟酸溶液或蒸气氢氟酸(vapor HF)。23.如申请专利范围第14项所述之制造方法,其中所述对所述复晶矽氧化层之垂直单向性的回蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是三氟氢化碳和氩气。24.如申请专利范围第14项所述之制造方法,其中所述对第一复晶矽之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是六氟化硫和溴化氢气体。25.如申请专利范围第14项所述之制造方法,其中所述对第二复晶矽之蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术,其电浆反应气体是六氟化硫和溴化氢气体。图示简单说明:第一图是先前技艺的制程剖面示意图,其各层次编号跟第二一图相同。第二图是第二一图是本发明之实施例的制程剖面示意图。第二图是在矽半导体晶圆上形成字语线和转换闸电晶体(transferred gatetransistor)后的制程剖面示意图;第三图是沈积一层第一介电层,并平坦化所述第一介电层后的制程剖面示意图;第四图是利用微影技术与电浆蚀刻技术蚀刻所述第一介电层以形成记忆元接触窗(node contact)后的制程剖面示意图;第五图是沈积一层第一复晶矽和第二介电层后的制程剖面示意图;第六图是利用微影技术在所述记忆元接触窗上方形成光阻图案后的制程剖面示意图;第七图是利用电浆蚀刻技术蚀刻所述第二介电层和一部份的所述第一复晶矽,以在所述第一复晶矽表面形成凹沟(trench)后的制程剖面示意图;第八图是去除所述光阻图案后的制程剖面示意图;第九图/第十图是氧化所述第一复晶矽,以在所述凹沟的侧面和底部形成复晶矽氧化层(poly-oxide),并在所述凹沟内形成间隙后的制程剖面示意图;第十一图是对所述复晶矽氧化层进行垂直单向性的回蚀刻,以露出所述凹沟底部之所述第一复晶矽,以在所述凹沟的侧面形成复晶矽氧化层侧壁物(poly-oxide spacer)后的制程剖面示意图;第十二图是利用磷酸去除所述第二介电层后,沈积一层第二复晶矽后的制程剖面示意图;第十三图/第十四图是磨除所述第一介电层上表面之所述第二复晶矽,以在所述间隙内形成第二复晶矽差塞物后的制程剖面示意图;第十五图是利用微影技术在所述记忆元接触窗上方形成光阻图案后的制程剖面示意图;第十六图是利用电浆蚀刻技术对所述第一复晶矽进行蚀刻后的制程剖面示意图;第十七图是去除所述光阻图案后的制程剖面示意图;第十八图是去除所述复晶矽氧化层侧壁物后的制程剖面示意图,剩余之第一复晶矽和第二复晶矽差塞物构成了堆叠式电容器的电荷储存电极(storage node);第十九图是在所述电荷储存电极表面形成一层厚度极薄的电容器介电层后的制程剖面示意图;第二十图是在所述电荷储存电极表面形成一层第三复晶矽后的制程剖面示意图;第二一图是利用微影技术与电浆蚀刻技术蚀刻所述薄的电容器介电层和第三复晶矽,以形成电容器的上层电极(top electrode)后的制程剖面示意图。 |
