| 主权项 |
1.一种微处理器电路,包含:(a)一算术/位移函式,用以在一第一运算周期中对指令执行标准运算;以及(b)一个回应于该算术/位移函式之修正电路,用以将该算术/位移函式提供的标准运算结果修改成所执行的单指令多资料(SIMD)指令所需之运算结果。2.如申请专利范围第1项之电路,其中该修正电路的修改系在一第二周期中执行。3.如申请专利范围第2项之电路,其中该算术/位移函式可自由在该第二周期中执行一第二指令。4.如申请专利范围第1项之电路,其中该算术/位移函式及该修正电路分别可在同一周期中完成一指令。5.如申请专利范围第1项之电路,其中该算术/位移函式是一算术逻辑单元(ALU)提供的一指令。6.如申请专利范围第1项之电路,其中该修正电路以不作改变之方式通过逻辑指令之资料,但如SIMD指令两提供状况码。7.如申请专利范围第5项之电路,其中该修正电路依据各次单位边界之有效位元及进位位元对标准资料执行运算,而修正算术运算。8.如申请专利范围第5项之电路,其中该标准ALU包含一加法运算。9.如申请专利范围第1项之电路,其中该算术/位移函式是一位移指令。10.一种执行多媒体指令之微处理器电路,包含:(a)一算术逻辑单元(ALU),用以在一第一运算周期中对指令执行标准运算;以及(b)一个回应于该ALU之修正电路,用以将该ALU提供的标准运算结果修改成单指令多资料(SIMD)指令所需之运算结果。11.如申请专利范围第10项之电路,其中系在一第二周期中执行该修正电路的修改。12.如申请专利范围第11项之电路,其中该ALU可自由在该第二周期中执行一第二指令。13.如申请专利范围第10项之电路,其中该ALU及该修正电路分别可在同一周期中完成一指令。14.一种微处理器电路,包含:(a)一位移器,用以在第一运算周期中对指令执行标准运算;(b)一个平行于该位移器电路之遮罩产生电路;以及(c)一个回应于该位移器及该遮罩产生电路之修正电路,用以将位移器提供的标准运算结果修改成所执行的一SIMD位移指令所需之运算结果。15.如申请专利范围第14项之电路,其中该修改系在一第二周期中执行。16.如申请专利范围第15项之电路,其中该修改系由一位址覆盖遮罩电路执行。17.如申请专利范围第15项之电路,其中该位移器可自由在该第二周期中执行一第二指令。18.如申请专利范围第14项之电路,其中该位移器及该修正电路分别可在同一周期中完成一指令。19.如申请专利范围第14项之电路,其中该位移器执行一位移运算。图式简单说明:第一图是执行一算术/位移运算的一执行单元及根据本发明第一较佳实施例的修正电路之方块图。第二图是执行一算术/位移运算的一执行单元及根据本发明第二较佳实施例的修正电路之方块图。第三图是根据本发明一较佳实施例的一SIMD运算之高阶图。第四图是根据本发明一较佳实施例的一修正单元细节之流程图。第五图是根据本发明一较佳实施例的一位移函式之流程图。第六图示出如第五图所示而根据本发明的位元遮罩产生器细节。第七图示出如第五图所示而根据本发明的及/或遮罩(AND/OR Mask;简称AOM)细节。第八图是根据本发明第三较佳实施例的一执行单元/修正单元之方块图。 |
