| 主权项 |
1.一种电子封装组合件,包含有:多个IC封装,具有顶部和底部表面,和一些引线依大致垂直于顶部和底部表面之方向向外突出,该等封装被组合成至少为一个之堆叠其中具有底部表面之一个IC封装被配置在另外一个IC封装之顶部表面上;和至少为一对之雄雌锁定元件,被固定在堆叠之IC封装之邻近顶部和底部表面,和构成扣接联结器用来使该等IC封装互相连接,藉以防止IC封装之引线碰触到其他IC封装之引线。2.如申请专利范围第1项之组合件,其中该雄雌锁定元件使IC封装互相附接,用来在IC封装之间产生一个空气隙,藉以提供强制冷却。3.如申请专利范围第1项之组合件,其中该邻近顶部和底部表面之每一个设有一对之雄锁定元件和一对之雌锁定元件,用来刚性的决定IC封装之相对方向。4.如申请专利范围第1项之组合件,其中该雄雌锁定元件由弹性材料所制成,用来提供相互间之紧密接合。5.如申请专利范围第1项之组合件,其中该雄雌锁定元件用来提供被配置成沿着每一个IC封装之二个对立边缘之引线之间之对准。6.如申请专利范围第1项之组合件,其中该雄雌锁定元件用来提供被配置成沿着每一个IC封装之四个边之引线之间之对准。7.如申请专利范围第1项之组合件,其中该雄雌锁定元件用来提供一个IC封装之具有鸟翼形外形之引线和另外一个IC封装之具有鸟翼形外形之引线之间之对准。8.如申请专利范围第1项之组合件,其中该雄雌锁定元件用来提供一个IC封装之具有鸟翼形外形之引线和另外一个IC封装之具有J外形之引线之间之对准。9.如申请专利范围第1项之组合件,其中该雄雌锁定元件用来提供一个IC封装之具有J外型之引线和另外一个IC封装之具有J外形之引线之间之对准。10.如申请专利范围第1项之组合件,其中所有之IC封装之引线直接焊接到印刷电路板之表面。11.如申请专利范围第10项之组合件,其中该印刷电路板具有一列之接触衬垫供每一个IC封装使用。12.如申请专利范围第11项之组合件,其中被配置成沿着一个IC封装之边缘之引线用之该列接触衬垫,在平行于该边缘之方向,对另外一个IC封装之该列接触衬垫形成位移。13.一种电子封装组合件,包含有:第一和第二电子封装,各具有扁平本体,在其顶部和底部表面含有电子元件,和多个引线,至少从该本体之二个对立边缘,依大致垂直于顶部和底部表面之方向向外突出,用来将该电子元件连接到一组外部导体;该第一电子封装之底部表面被配置在该第二电子封装置之顶部表面上;和至少为一对之扣接联结器之雄雌锁定元件,被装在第一电子封装之底部表面和第二电子封装之顶部表面上,利用该锁定元件用来刚性的决定第一电子封装之本体对第二电子封装之本体之相对方向,藉以使第一电子封装之引线对准第二电子封装之引线。14.如申请专利范围第13项之组合件,其中该第一和第二电子封装分别焊接到形成于印刷电路板上之第一和第二接触衬垫。15.如申请专利范围第14项之组合件,其中每一个第一接触衬被对准成在该第二接触衬垫之间具有间隙。16.如申请专利范围第14项之组合件,其中每一个第一接触衬垫对准每一个第二接触衬垫。17.一种电子模组,包含有:印刷电路板;多个积体电路堆叠,包含有顶部和底部积体电路封装具有引线被焊接到印刷电路板;和至少为一对之扣接联结器之雄雌锁定元件,被装在每一个堆叠之顶部和底部积体电路封装之邻近表面,用来使顶部积体电路封装之引线对准底部积体电路封装之引线。18.如申请专利范围第17项之电子模组,其中该积体电路堆积被配置在印刷电路之双方表面。图式简单说明:第一图用来显示传统式之SOIC封装之内部结构。第二图表示传统式之SOJ封装。第三图显示传统式之QFP封装之一实例。第四图表示传统式之PLCC封装。第五图A-第五图C用来显示不同之制造厂商之SOIC之引线外形之变化。第六图显示传统式PCB载体之一实例。第七图显示本发明之一对鸟翼型封装。第八图表示扣接联结器之雄雌锁定元件之间之交互作用。第九图用来显示由第七图所示之封装所组合而成之双密度模组。第十图和第十图A表示在PCB上之双密度模组,其中在接触衬垫之间未具有位移。第十一图和第十一图A用来显示在PCB上之双密度模组,其中接触衬垫具有相对位移。第十二图用来显示本发明之QFP封装。第十三图表示包含有鸟翼形和J引线封装之双密度模组之组合。第十四图用来显示具有由鸟翼形封装构成之多重模组之PCB。第十五图用来表示具有由鸟翼形和J引线封装构成之多重模组之PCB。 |
