| 主权项 |
1.一种镶嵌式内连线结构(damascene interconnectstructure)的制造方法,包括下列步骤:(a)提供一半导体基底,其表面具有一第一内连线;(b)形成第一介电层覆于该半导体基底与该第一内连线上,并定义该第一介电层以形成一介层洞而露出该第一内连线之部分表面;(c)形成一有机材质之第二介电层覆于该第一介电层上并填满该介层洞;(d)形成一遮蔽层于该第二介电层;(e)利用一具有内连线沟槽图案的罩幕层,布植离子于该第二介电层中;(f)沿着该罩幕层的图案,蚀刻该遮蔽层以定义其图案;(g)沿着该遮蔽层的图案,施行一选择性蚀刻程序,其对该第二介电层的蚀刻速率大于该第一介电层者,藉以在该第二介电层中蚀刻出所需的内连线沟槽,并重新露出该介层洞;(h)去除该罩幕层;以及(i)形成一导电层填入该介层洞与该内连线沟槽中。2.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中该第一内连线主要系由金属材质构成。3.如申请专利范围第2项所述之镶嵌式内连线结构的制造方法,其中该金属材质系择自下列所组成之族群:铝,铜,铝铜合金,及铝铜矽合金。4.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中该第一介电层为一氧化层。5.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中该第二介电层的材质主要包括伸芳基醚类聚合物(Poly(arylene ether)polymer)。6.如申请专利范围第5项所述之镶嵌式内连线结构的制造方法,其中该第二介电层为Allied Signal产制的FLARE,或是Schumacher产制的PAE-2。7.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中该遮蔽层系利用电浆加强化学气相沈积法(PECVD)所形成之氧化层。8.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中该罩幕层为光阻层。9.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中步骤(e)之离子布植,系选用下列离子所组成之族群:硼离子、磷离子、砷离子、氩离子、氟离子、以及二氟化硼离子(BF2+)。10.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中步骤(g)系使用Ar/O2电浆进行选择性的蚀刻。11.如申请专利范围第10项所述之镶嵌式内连线结构的制造方法,其中步骤(f)系使用含有氟化碳(fluorocarbon)的电浆进行该遮蔽层的蚀刻。12.如申请专利范围第10项所述之镶嵌式内连线结构的制造方法,其中步骤(f)系使用Ar/O2电浆进行该遮蔽层的蚀刻。13.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中在步骤(h)与步骤(i)之间更包括:沈积一扩散阻障层于该基底既有之轮廓上。14.如申请专利范围第1项所述之镶嵌式内连线结构的制造方法,其中步骤(i)该导电层的材质为金属铜。图式简单说明:第一图A-第一图D为一系列剖面图,用以说明习知制作镶嵌式内连线的流程。第二图A-第二图F为一系列剖面图,用以说明本发明一较佳实施例制作镶嵌式内连线的流程。 |
