| 主权项 |
1.一种积体电路,包含:一基片,其上有一作成图案之金属层;其中该金属层之诸相邻诸线藉其中无固体材料之间隙予以横向分开;该等间隙各有一剖面积至少为该金属层之诸线之最小剖面积之百分之50;从而该等间隙在金属层之相邻诸线之间提供减少电容耦合。2.根据申请专利范围第1项之积体电路,其中该金属层由一种铝合金所构成。3.一种积体电路,包含:一基片,其上有一作成图案之金属层;其中该金属层之相邻诸线藉其中无固体材料之间隙予以横向分开;其中在金属层之诸线之侧壁有少于20毫微米之介电质材料;从而该等间隙在金属层之相邻诸线之间提供减少电容耦合。4.根据申请专利范围第3项之积体电路,其中该金属层由一种铝合金所构成。5.一种积体电路,包含:一基片,其上有一作成图案之金属层;其中该金属层之相诸线藉其中无固体材料之间隙予以横向分开;第一介电质材料之弓形,其部份覆盖该等间隙;以及一层第二介电质材料,覆盖该弓形并且关闭该等间隙,该第二介电质材料有一组成不同于第一介电质材料;从而该等间隙在金属层之相邻诸线之间提供减少电容耦合。6.根据申请专利范围第5项之积体电路,其中该金属层包含铝。7.一种积体电路金属化制造方法,包含下列步骤:(a.)在一金属层上面敷着一牺牲层;(b.)以共同图案蚀刻通过牺牲层及金属层,以形成金属线,同时在牺牲层及金属层形成一侧壁涂层;(c.)至少部份除去牺牲层,并且导使侧壁涂层自金属层之侧面横向向外卷曲,以在相邻诸金属线之间形成一部份或完全之弓形;以及(d.)敷着一介电质层外衣,以在相邻诸金属线之间形成气隙;从而减少耦合在相邻诸金属线间之电容。8.根据申请专利范围第7项之方法,其中该侧壁涂层为一种绝缘体。9.根据申请专利范围第7项之方法,其中该金属为铝,并且蚀刻步骤系使用一种内含硼,氮及氯之源气体予以进行。10.根据申请专利范围第7项之方法,其中除去牺牲层并且导使侧壁涂层卷曲之步骤系使用等离子蚀刻及清洗过程予以进行。11.根据申请专利范围第7项之方法,其中该牺牲层系与金属层连续。12.一种在一积体电路结构内形成气隙之方法,包含下列步骤:(a.)提供一部份制成之积体电路结构,并且在其上敷着一金属层;(b.)在该金属层上面敷着一牺牲层,该牺牲层系以与金属层相同材料所构成,牺牲层及金属层藉一蚀刻阻挡予以分开;(c.)在选定之位置蚀刻通过牺牲层及金属层,以形成金属线,同时在牺牲层及金属层形成一侧壁涂层;(d.)至少部份除去牺牲层,并且导使侧壁涂层自金属层之侧面横向向外卷曲,以在相邻诸金属线之间形成一部份或完全之弓形;以及(e.)敷着一介电质层外衣,以在相邻诸金属线之间形成气隙;从而气隙使相邻诸金属线横向分开,以减少耦合在相邻诸金属线间之电容。13.根据申请专利范围第12项之方法,其中该金属为铝,并且蚀刻步骤系使用一种内含硼,氮及氯之源气体予以进行。14.根据申请专利范围第12项之方法,其中除去牺牲层并且导使侧壁涂层卷曲之步骤系使用等离子蚀刻及清洗过程予以进行。15.根据申请专利范围第12项之方法,其中该牺牲层系与金属层连续。图式简单说明:第一图示一供气隙形成之工序流程;第二图A-第二图D示根据本发明之较佳实施例,在积体电路制造方法形成气隙隔离;第三图示第二图C中之结构之表徵说明结果;以及第四图A-第四图C示在先前技艺如何可能意外形成不希望之空隙。 |
