| 主权项 |
1.一种MOS(Metal Oxide Semiconductor)电晶体,包含:一闸极电极;一汲极电极;一源极电极;其中,该MOS电晶体处于ON状态时、该MOS电晶体具有一ON状态电阻;及一特定之电极,其中,该特定之电极将源极电极连接至一被施以电源之电源部,其电阻値与该ON状态电阻实质上相同,其宽度与该闸极电极之宽度实质上相同,且该特定之电极与该闸极电极系同时形成者。2.一种MOS电晶体,包含:一闸极电极;一汲极电极;一源极电极;其中,该MOS电晶体处于ON状态时、该MOS电晶体具有一ON状态电阻;复数个彼此平行之特定电极,其中,该复数个特定电极将源极电极连接至一被施以电源之电源部;及其中,该复数个特定电极之电阻値总和与该ON状态电阻实质上相等,该复数个特定电极各个特定电极之宽度则与该闸极电极之宽度实质上相同,且该各个特定电极系与闸极电极同时形成者。3.一种MOS电晶体,包含:一闸极电极;一汲极电极;一源极电极;其中,该MOS电晶体处于ON状态时、该MOS电晶体具有一ON状态电阻;及一特定之电极,其中,该特定之电极将该汲极电极连接至一输出部,从该MOS电晶体输出之输出讯号即从此输出部输出,该特定电极之电阻値与ON状态电阻实质上相同,其宽度则与该闸极电极之宽度实质上相同,且该特定之电极与该闸极电极系同时形成者。4.一种MOS电晶体,包含:一闸极电极;一汲极电极;一源极电极;其中,当该MOS电晶体处于ON状态时,MOS电晶体具有一ON状态电阻;复数个彼此平行之特定电极,其中,该复数个特定电极将该汲极电极连接至一输出部,从该MOS电晶体输出之输出讯号即从此输出部输出;且其中,该复数个特定电极之电阻値总和与该ON状态电阻实质上相同,其各个特定电极之宽度与该闸极电极之宽度实质上相同,且该各个特定电极系与该闸极电极同时形成者。5.如申请专利范围第1项之MOS电晶体,更包含一特定之MOS电晶体:该特定MOS电晶体具有:该特定电极,作为该特定MOS电晶体之一特定闸极电极,及一特定源极电极与一特定汲极电极,连接至该电源部。6.如申请专利范围第2项之MOS电晶体,更包含复数个特定MOS电晶体,其中:该复数个特定电晶体具有:该复数个特定电极,以分别作为该复数个特定MOS电晶体之复数个特定闸极电极,及复数个特定源极电极与复数个特定汲极电极,连接至该电源部。7.如申请专利范围第3项之MOS电晶体,更包含一特定之MOS电晶体,其中:该特定之MOS电晶体具有:该特定电极,作为该特定MOS电晶体之一特定闸极电极,及一特定源极电极与一特定汲极电极,连接至该输出部。8.如申请专利范围第4项之MOS电晶体,更包含复数个特定MOS电晶体,其中:该复数个特定电晶体具有:该复数个特定电极,以分别作为该复数个特定MOS电晶体之复数个特定闸极电极,及复数个特定源极电极、与复数个特定汲极电极,连接至该输出部。9.一种MOS电晶体制造方法,包含:(a)形成一闸极电极;(b)形成一汲极电极;(c)形成一源极电极,以致该源极电极被一施以电源之电源部所隔开;(d)以和形成该闸极电极实质上相同之制程形成一线,该线之电阻値与一MOS电晶体处于ON状态时之ON状态电阻实质上相同,此MOS电晶体则包含该闸极电极、汲极电极、与源极电极,而该线之宽度则与该闸极电极之宽度实质上相同;及(e)将该线在该源极电极与该电源部之间连接起来。10.一种MOS电晶体制造方法,包含:(f)形成一闸极电极;(g)形成一汲极电极;(h)形成一源极电极,以致该源极电极被一施以电源之电源部隔开;(i)以和形成该闸极电极相同之制程形成复数条线,该复数条线之电阻値总和与一MOS电晶体处于ON状态时之ON状态电阻实质上相同,此MOS电晶体则包含该闸极电极、汲极电极、与源极电极,而该复数条线中每一线之宽度皆与该闸极电极之宽度实质上相同;及(j)将该复数条线在该源极电极与该电源部之间连接起来。11.一种MOS电晶体制造方法,包含:(k)形成一闸极电极;(l)形成一源极电极;(m)形成一汲极电极,以致该汲极电极被一输出部隔开,从包含该闸极电极、汲极电极、与源极电极之MOS电晶体所输出之输出讯号即由此输出部输出;(n)以和形成该闸极电极实质上相同之制程形成一线,该线之电阻値与一MOS电晶体处于ON状态时之ON状态电阻实质上相同,而该线之宽度则与该闸极电极之宽度实质上相同;及(o)将该线在该汲极电极与该输出部之间连接起来。12.一种MOS电晶体制造方法,包含:(p)形成一闸极电极;(q)形成一源极电极;(r)形成一汲极电极,以致该汲极电极被一输出部隔开,从包含该闸极电极、汲极电极、与源极电极之MOS电晶体所输出之输出讯号即由此输出部输出;(s)以和形成该闸极电极实质上相同之制程形成复数条线,该复数条线之电阻値总和与一MOS电晶体处于ON状态时之ON状态电阻实质上相同,而该复数条线中每一线之宽度皆与该闸极电极之宽度实质上相同;及(t)将该复数条线在该汲极电极与该输出部之间连接起来。13.如申请专利范围第9项之MOS电晶体制造方法,更包含:(u)形成一特定之MOS电晶体,其中,该特定之MOS电晶体具有该线以作为该特定MOS电晶体之一特定闸极电极;及(v)将该特定MOS电晶体之一特定源极电极与波极电极连接至该电源部。14.如申请专利范围第10项之MOS电晶体制造方法,更包含:(w)形成复数个特定MOS电晶体,其中,该复数个特定MOS电晶体具有该复数条线、以分别作为该复数个特定MOS电晶体之复数个特定闸极电极;及(x)将该复数个特定MOS电晶体之复数个特定源极电极与汲极电极连接至该电源部。15.如申请专利范围第11项之MOS电晶体制造方法,更包含:(y)形成一特定之MOS电晶体,其中,该特定之MOS电晶体具有该线以作为该特定MOS电晶体之一特定闸极电极;及(z)将该特定之MOS电晶体之一特定源极电极与波极电极连接至该输出部。16.如申请专利范围第12项之MOS电晶体制造方法,更包含:(aa)形成复数个特定MOS电晶体,其中,该复数个特定MOS电晶体具有复数条线、以分别作为该复数个特定MOS电晶体之复数个特定闸极电极;及(ab)将该复数个特定MOS电晶体之复数个特定源极电极与汲极电极连接至该输出部。17.一种电晶体电路,包含:互补式电晶体,其中,该每一互补式电晶体皆系MOS型态;及被施以电源之复数个电源部,其中,该每一互补式电晶体皆包含:一闸极电极;一汲极电极;一源极电极;其中,该每一互补式电晶体处于ON状态时、该每一互补式电晶体皆具有一ON状态电阻;及一特定之电极,其中,该特定电极将该源极电极连接至该复数个电源部之一,其电阻値与该ON状态电阻实质上相同,其宽度则与该闸极电极之宽度实质上相同,该特定电极与该闸极电极系同时形成者。18.一种电晶体电路,包含:互补式电晶体,其中,该每一互补式电晶体皆系MOS型态;及与一输出部,从该互补式电晶体所输出之输出讯号系由该输出部所输出者,其中,该每一互补式电晶体皆包含:一闸极电极;一汲极电极;一源极电极;其中,该每一互补式电晶体处于ON状态时、该每一互补式电晶体皆具有一ON状态电阻;及一特定之电极,该特定电极将该汲极电极连接至该输出部,其电阻値与ON状态电阻实质上相同,其宽度则与该闸极电极之宽度实质上相同,该特定电极与该闸极电极系同时形成者。19.一种半导体积体电路,包含:一输出缓冲器,具有一输出部,由该输出缓冲器输出之输出讯号即从该输出部输出,其中,该输出缓冲器包含互补式电晶体,该每一互补式电晶体皆系MOS型态;一传输路径,具有传输阻抗,该传输路径被连接至该输出部;及被施以电源之复数个电源部,该复数个电源部分别连接至各个该互补式电晶体;其中,该每一互补式电晶体皆包含:一闸极电极;一汲极电极;一源极电极;其中,该每一互补式电晶体处于ON状态时、该每一互补式电晶体皆具有一ON状态电阻;及一特定之电极,该特定电极将该源极电极连接至该复数个电源部之一,其电阻値与该ON状态电阻实质上相同,其宽度则与该闸极电极之宽度实质上相同,该特定电极与该闸极电极系同时形成者,其中,在该每一互补式电晶体皆处于ON状态时、该传输阻抗与每一互补式电晶体之输出阻抗实质上相同,此输出阻抗系对应于从该一电源部至该输出部所安排之一特定传输路径。20.如申请专利范围第19项之半导体积体电路,其中,该每一互补式电晶体更包含一特定之MOS电晶体,其中:该特定电晶体具有:该特定电极,以作为该特定MOS电晶体之一特定闸极电极,及一特定源极电极与特定汲极电极,连接至该一电源部。图式简单说明:第一图之俯视图系用以显示第一习知范例中的电晶体电路;第二图之俯视图系用以显示第二习知范例中的电晶体电路;第三图之俯视图系用以显示本发明之电晶体电路中、作为第一较佳实施例的输出缓冲器;第四图之电路图系用以显示一积体电路装置之等效电路;第五图之图表系用以显示第一较佳实施例与一习知范例之差异的模拟结果;第六图之俯视图系用以显示一参考范例中的电晶体电路;第七图之俯视图系用以显示本发明之电晶体电路中、作为第二较佳实施例的NOR闸;第八图之电路图系用以显示NOR闸的等效电路。 |
