发明名称 非挥发性半导体记忆装置及其制造方法
摘要 本发明的非挥发性半导体记忆装置包含具有主表面的半导体基板(1)、具有介由热氧化膜(4)在该主表面上形成的掺杂聚晶矽膜(6)和在掺杂聚晶矽膜(6)上叠层并且含有竖壁部(7a)的掺杂聚晶矽膜(7)的浮动闸极(8)、形成得覆盖掺杂聚晶矽膜(7)的绝缘膜(9),以及形成在绝缘膜(9)上的控制闸极(35)。
申请公布号 TW541686 申请公布日期 2003.07.11
申请号 TW090122562 申请日期 2001.09.12
申请人 三菱电机股份有限公司 发明人 清水秀
分类号 H01L27/10 主分类号 H01L27/10
代理机构 代理人 赖经臣 台北市松山区南京东路三段三四六号一一一二室
主权项 1.一种非挥发性半导体记忆装置,其包含有:具有主表面的半导体基板;浮动闸极,其具有第1导电膜和第2导电膜,其中第1导电膜系介由隧道绝缘膜形成于上述主表面上,而第2导电膜系叠层于第1导电膜之上并且具有凸部结构;俾于覆盖上述第2导电膜而形成的绝缘膜;以及形成于上述绝缘膜上的控制闸极。2.如申请专利范围第1项之非挥发性半导体记忆装置,其中,上述凸部包含在上述第2导电膜的外缘部向上立起的竖壁部;上述绝缘膜和上述控制闸极系覆盖上述竖壁部的侧面。3.如申请专利范围第1项之非挥发性半导体记忆装置,其中,上述非挥发性半导体记忆装置具有隔离元件用的沟渠;上述沟渠,系藉由将上述第1导电膜当作罩幕而蚀刻上述半导体基板所形成。4.一种非挥发性半导体记忆装置之制造方法,其包含以下步骤:在半导体基板的主表面上形成包含第1导电膜的罩幕膜;用上述罩幕膜蚀刻上述半导体基板,藉以形成隔离元件用的沟渠;形成第1绝缘膜以覆盖上述沟渠和上述罩幕膜;藉由减小上述第1绝缘膜的厚度以使上述罩幕膜露出;藉由减小上述罩幕膜的厚度以使上述第1导电膜露出,同时在上述第1绝缘腰设置从上述第1导电膜的上表面伸出到上方的凸部;在上述第1导电膜上形成第2导电膜以覆盖上述凸部;去除位于上述凸部上的上述第2导电膜,藉以在上述第2导电膜上形成竖壁部;依次形成第2绝缘膜和第3导电膜以覆盖上述竖壁部;对上述第3导电膜、上述第2绝缘膜、上述第2导电膜和上述第1导电膜制作图案,藉以形成浮动闸极和控制闸极。5.如申请专利范围第4项之非挥发性半导体记忆装置之制造方法,其中,上述罩幕膜在上述第1导电膜上具有第3绝缘膜;上述罩幕膜形成步骤包含:在上述半导体基板的主表面上形成上述第1导电膜的步骤,以及在上述第1导电膜上形成上述第3绝缘膜的步骤;而减小上述罩幕膜厚度的步骤包含:藉由去除上述第3绝缘膜以使上述第1导电膜露出的步骤。6.如申请专利范围第4项之非挥发性半导体记忆装置之制造方法,其中,上述竖壁部的形成步骤包含以下步骤:形成覆盖上述第2导电膜的被覆膜;藉由减小上述被覆膜的厚度,以在位于上述凸部周围的上述第2导电膜上残留上述被覆膜,同时使位于上述凸部上的上述第2导电膜表面露出;以及藉由去除露出的上述第2导电膜以形成上述竖壁部。7.如申请专利范围第6项之非挥发性半导体记忆装置之制造方法,其中,上述被覆膜包含光阻;上述被覆膜形成步骤包含涂敷光阻以覆盖上述第2导电膜的步骤;减小上述被覆膜厚度的步骤包含藉由将上述光阻全面曝光后加以显像,以在上述凸部周围残留上述光阻,同时使上述凸部上的上述第2导电膜表面露出的步骤。8.如申请专利范围第4项之非挥发性半导体记忆装置之制造方法,其中,上述非挥发性半导体记忆装置具有周边电路部和记忆单元部;上述周边电路部上具有隔离元件用的第4绝缘膜;上述第1绝缘膜位于上述记忆单元部内;在形成上述第1绝缘膜前形成上述第4绝缘膜。9.如申请专利范围第4项之非挥发性半导体记忆装置之制造方法,其中,上述非挥发性半导体记忆装置具有周边电路部和记忆单元部;上述周边电路部上具有隔离元件用的第4绝缘膜;上述第1绝缘膜位于上述记忆单元部内;与上述第1绝缘膜在同一步骤形成上述第4绝缘膜。图式简单说明:图1为本发明实施形态1的非挥发性半导体记忆装置的剖面图。图2~图15为示出图1所示非挥发性半导体记忆装置制造步骤的第1~第14步骤的剖面图。图16为本发明实施形态2的非挥发性半导体记忆装置的剖面图。图17~图32为示出图16所示非挥发性半导体记忆装置制造步骤的第1~第16步骤的剖面图。图33为已有非挥发性半导体记忆装置的剖面图。图34~图38为示出图33所示非挥发性半导体记忆装置的制造步骤特征的第1~第5步骤的剖面图。
地址 日本