| 主权项 |
1.一种半导体装置之制造方法,包含下列连续步骤:连续地形成一闸极氧化物膜,一第一矽膜和一金属矽化物膜于半导体基板上;选择性地蚀刻该金属矽化物膜;藉由一第二矽膜,覆盖该金属矽化物膜的侧面;选择性地蚀刻该第一矽膜;及形成包含该第一和第二矽膜及该金属矽化物膜之一闸极电极结构。2.如申请专利范围第1项之方法,其中在选择性蚀刻该第一矽膜之步骤和形成该闸极电极结构之步骤之间,还包含该第二矽膜和该第一矽膜的曝露面之氧化步骤。3.如申请专利范围第1项之方法,其中该第一和第二矽膜系多晶矽膜。4.如申请专利范围第1项之方法,其中该第一和第二矽膜系非晶矽膜。5.如申请专利范围第1项之方法,其中该金属矽化物膜不是一矽化钨膜就是一矽化钛膜。6.如申请专利范围第1项之方法,其中在执行选择性蚀刻该第一矽膜之步骤后,该第一矽膜之宽度大于该金属矽化物膜之宽度。7.一种半导体装置之制造方法,包含下列连续步骤:在半导体基板上连续地形成一闸极氧化物膜,由一第一导电材料制成之一第一导电膜,和由一第二导电材料制成之一第二导电膜;选择性地蚀刻该第二导电膜;藉由该第一导电材料制成之一第三导电膜,覆盖该第二导电膜的侧面;选择性地蚀刻该第一导电膜;及形成包含该第一到第三导电膜之闸极电极结构。8.如申请专利范围第7项之方法,其中在选择性蚀刻该第一导电膜之步骤和形成该闸极电极结构之步骤之间,还包含该第三导电膜和该第一导电膜的曝露面之氧化步骤。图式简单说明:第1A图到第1E图为根据本发明实施例之半导体装置在连续制程步骤期间之横截面图。第2图为非故障MOSFET之生产良率和最终的DRAM恢复时间图,其中系对闸极电极之侧面氧化量作图。第3A图到第3D图为传统制程之半导体装置,在连续制程步骤期间之横截面图。 |
