| 主权项 |
1.一种半导体记忆装置,其包含:一包含一二値记忆区域及一多値记忆区域之记忆单元阵列,其中该二値记忆区域包含复数个各储存1位元资料之记忆单元,而该多値记忆区域则包含复数个各储存2或2以上位元资料之记忆单元;以及该二値记忆区域之资料读取及该多値记忆区域之资料读取所共用的一感应放大器区段,用以藉由比较一选择之记忆单元之一电位与一参考电位来读取储存于该选择之记忆单元中的资料。2.如申请专利范围第1项之半导体记忆装置,其进一步包含:一第一切换区段,用以根据资料系从该二値记忆区域抑或该多値记忆区域中读取来切换该参考电位。3.如申请专利范围第1项之半导体记忆装置,其进一步包含:一转换区段,用以根据该感应放大器区段所执行的一比较之一结果来改变该位元数目,且根据是否该资料系从该多値记忆区域抑或从该二値记忆区域中读取来切换输出资料。4.如申请专利范围第3项之半导体记忆装置,其中:该转换区段包含二或二以上输出端子;以及当资料系从该二値记忆区域中读取时,该转换区段经由该等输出端子输出该等资料,该等资料之所有位元皆具有相同値。5.如申请专利范围第1项之半导体记忆装置,其进一步包含:一冗余单元,用以于该记忆单元阵列中存在一缺陷记忆单元时(假使任何)取代该缺陷记忆单元;以及一切换区段,用以接收自该选择之记忆单元读取之资料及自该冗余单元读取之资料,且当该选择之记忆单元为该缺陷记忆单元时,从自该选择之记忆单元读取该等资料切换至自该冗余单元读取该等资料。6.如申请专利范围第1项之半导体记忆装置,其进一步包含:一写入/删除控制区段,用以分别控制对该二値记忆区域及该多値记忆区域的资料写入或资料删除,其中,在该写入/删除控制区段对该二値记忆区域与该多値记忆区域之一执行资料写入或资料删除的同时,该感应放大器区段可对该二値记忆区域与该多値记忆区域中另一记忆区域执行资料读取。7.如申请专利范围第1项之半导体记忆装置,其进一步包含:一写入/删除控制区段,用以分别控制对该二値记忆区域及该多値记忆区域的资料写入或资料删除,其中,在该感应放大器区段对该二値记忆区域与该多値记忆区域之一执行资料读取的同时,该写入/删除控制区段可对该二値记忆区域与该多値记忆区域中另一记忆区域执行资料写入或资料删除。图式简单说明:图1为显示依据本发明之具体实施例1之一快闪记忆体的组态之图式。图2为显示一记忆单元阵列之一主要部分的图式,其中复数个记忆单元系排列于包含行及别的一矩阵中。图3为显示包含一四値记忆区域及一二値记忆区域之图2之记忆单元阵列的示意组态之图式。图4为显示图1之一转换电路的示范性组态之图式。图5为显示在图1之一感应放大器之内及其后的一信号路径之示范性电路组态的图式。图6为显示储存四値资料之一记忆单元的临界値之分布与资料读取中所参考的参考电位之间的关系之图式。图7为显示储存二値资料之一记忆单元的临界値之分布与资料读取中所参考的参考电位之间的关系之图式。图8为显示依据本发明之另一项具体实施例之一快闪记忆体的组态之图式。图9为显示依据本发明之具体实施例2之一快闪记忆体的组态之图式。 |
