发明名称 半导体积体电路装置之制造方法
摘要 本发明提供一种可提高藉由溅镀法形成之膜之晶圆面内之膜厚分布均匀性的技术。使准直仪115之本体116自部至周边部逐渐变薄,使设于本体116之多数个控制孔117之纵横比自准直仪115之至外侧连续性变小。将该准直仪115设置于晶圆与靶之间,于加热至300℃以上之晶圆上沉积膜厚10nm左右之钴膜,继而于钴膜上沉积氮化矽膜之后,藉由矽化物反应形成二矽化钴层。
申请公布号 TW200532781 申请公布日期 2005.10.01
申请号 TW093138012 申请日期 2004.12.08
申请人 瑞萨科技股份有限公司 发明人 铃木征洋;奥谷谦
分类号 H01L21/28 主分类号 H01L21/28
代理机构 代理人 陈长文
主权项
地址 日本