| 主权项 |
1.一种放大电路,其包含: 一第一MOS电晶体,该第一MOS电晶体具有一连接用以 输入一正逻辑输入信号之一第一输入端子之闸极 及一连接一第一负载之汲极; 一第二MOS电晶体,该第二MOS电晶体具有一连接用以 输入一与该正逻辑输入信号构成差分输入信号之 负逻辑输入信号之一第二输入端子之闸极及一连 接一输出端子及一第二负载之汲极,且与该第一MOS 电晶体配对;以及 一连接该等第一及第二MOS电晶体之源极之电流源, 该电流源系用以于该等第一及第二输入端子间之 一电压差异値等于或大于一预定负临界値时,供应 一恒定电流至该等第一及/或第二负载,且于该电 压差异値小于该预定负临界値时,供应一可变电流 至该等第一及/或第二负载; 其中,各个第一及第二负载之一端系个别地连接至 该等第一及第二MOS电晶体之该等汲极,且其另一端 系经由一第三负载或直接连接至一第一电位; 其中,该电流源之一端系连接至该等第一及第二MOS 电晶体之该等源极,且其另一端系连接至一第二电 位; 其中,该等第一及第二MOS电晶体系n通道MOS电晶体; 以及 其中,该电流源于该等第一及第二输入端子间之该 电压差异値小于该预定负临界値时,供应可令该输 出端子之一电压变为恒定之该可变电流。 2.如申请专利范围第1项所述之放大电路,其中,该 电流源于该等第一及第二输入端子间之该电压差 异値小于该预定负临界値时,供应可令一欲供应至 该第二负载之电流变为恒定之该可变电流。 3.一种放大电路,其包含: 一第一MOS电晶体,该第一MOS电晶体具有一连接用以 输入一正逻辑输入信号之一第一输入端子之闸极 及一连接一第一负载之汲极; 一第二MOS电晶体,该第二MOS电晶体具有一连接用以 输入一与该正逻辑输入信号构成差分输入信号之 负逻辑输入信号之一第二输入端子之闸极及一连 接一输出端子及一第二负载之汲极,且与该第一MOS 电晶体配对;以及 一连接该等第一及第二MOS电晶体之源极之电流源, 该电流源系用以于该等第一及第二输入端子间之 一电压差异値等于或小于一预定正临界値时,供应 一恒定电流至该等第一及/或第二负载,且于该电 压差异値大于该预定正临界値时,供应一可变电流 至该等第一及/或第二负载; 其中,各个第一及第二负载之一端系个别地连接至 该等第一及第二MOS电晶体之该等汲极,且其另一端 系经由一第三负载连接至一第一电位; 其中,该电流源之一端系连接至该等第一及第二MOS 电晶体之该等源极,且其另一端系连接至一第二电 位; 其中,该等第一及第二MOS电晶体系n通道MOS电晶体; 以及 其中,该电流源于该等第一及第二输入端子间之该 电压差异値大于该预定正临界値时,供应可令该输 出端子之一电压变为恒定之该可变电流。 4.一种放大电路,其包含: 一第一MOS电晶体,该第一MOS电晶体具有一连接用以 输入一正逻辑输入信号之一第一输入端子之闸极 及一连接一第一负载之汲极; 一第二MOS电晶体,该第二MOS电晶体具有一连接用以 输入一与该正逻辑输入信号构成差分输入信号之 负逻辑输入信号之一第二输入端子之闸极及一连 接一输出端子及一第二负载之汲极,且与该第一MOS 电晶体配对;以及 一连接该等第一及第二MOS电晶体之源极之电流源, 该电流源系用以于该等第一及第二输入端子间之 一电压差异値介于预定负及正临界値间时,供应一 恒定电流至该等第一及/或第二负载,且于该电压 差异値小于该预定负临界电压値或大于该正临界 値时,供应一可变电流至该等第一及/或第二负载; 其中,各个第一及第二负载之一端系个别地连接至 该等第一及第二MOS电晶体之该等汲极,且其另一端 系经由一第三负载连接至一第一电位; 其中,该电流源之一端系连接至该等第一及第二MOS 电晶体之该等源极,且其另一端系连接至一第二电 位; 其中,该等第一及第二MOS电晶体系n通道MOS电晶体; 以及 其中,该电流源于该等第一及第二输入端子间之该 电压差异値小于该预定负临界値或大于该正临界 値时,供应可令该输出端子之一输出电压个别地变 为恒定之第一及第二输出电压値之该可变电流。 5.如申请专利范围第4项所述之放大电路,其中,该 等负及正临界値之绝对値系彼此相等。 6.如申请专利范围第5项所述之放大电路,其中,当 该电压差异値系介于该负临界値及该正临界値间 时,该输出端子之该输出电压系依据该等第一及第 二输入端子间之该电压差异値而改变。 7.如申请专利范围第6项所述之放大电路,其中,该 第一电位系高于该第二电位。 8.如申请专利范围第7项所述之放大电路,其中,该 电流源系作用为用以供应该恒定电流之一恒定电 流源及作用为用以供应该可变电流之一可变电流 源。 9.如申请专利范围第8项所述之放大电路,其中,该 可变电流源具有一运算放大器,该运算放大器设有 一藉由该运算放大器内之MOS电晶体之大小而判定 之偏置。 10.如申请专利范围第8项所述之放大电路,其中,该 可变电流源具有一运算放大器,藉由串联连接该运 算放大器之一MOS电晶体之一源极与一电阻,该运算 放大器设有一偏置。 11.一种放大电路,其包含: 一第一MOS电晶体,该第一MOS电晶体具有一连接用以 输入一正逻辑输入信号之一第一输入端子之闸极 及一连接一第一负载之汲极; 一第二MOS电晶体,该第二MOS电晶体具有一连接用以 输入一与该正逻辑输入信号构成差分输入信号之 负逻辑输入信号之一第二输入端子之闸极及一连 接一输出端子及一第二负载之汲极,且与该第一MOS 电晶体配对;以及 一连接该等第一及第二MOS电晶体之源极之电流源, 该电流源系用以于该等第一及第二输入端子间之 一电压差异値相等于或大于一预定负临界値时,供 应一恒定电流至该等第一及/或第二负载,且于该 电压差异値小于该预定负临界电压値时,供应一可 变电流至该等第一及/或第二负载; 其中,各个第一及第二负载之一端系个别地连接至 该等第一及第二MOS电晶体之该等汲极,且其另一端 系经由一第三负载或直接连接至一第一电位; 其中,该电流源之一端系连接至该等第一及第二MOS 电晶体之该等源极,且其另一端系连接至一第二电 位; 其中,该等第一及第二MOS电晶体系p通道MOS电晶体; 以及 其中,该电流源于该等第一及第二输入端子间之该 电压差异値小于该预定负临界値时,供应可令该输 出端子之一电压变为恒定之该可变电流。 12.如申请专利范围第11项所述之放大电路,其中,该 电流源于该等第一及第二输入端子间之该电压差 异値小于该预定负临界値时,供应可令欲供应至该 第二负载之该电流变为恒定之该可变电流。 13.一种放大电路,其包含: 一第一MOS电晶体,该第一MOS电晶体具有一连接用以 输入一正逻辑输入信号之一第一输入端子之闸极 及一连接一第一负载之汲极; 一第二MOS电晶体,该第二MOS电晶体具有一连接用以 输入一与该正逻辑输入信号构成差分输入信号之 负逻辑输入信号之一第二输入端子之闸极及一连 接一输出端子及一第二负载之汲极,且与该第一MOS 电晶体配对;以及 一连接该等第一及第二MOS电晶体之源极之电流源, 该电流源系用以于该等第一及第二输入端子间之 一电压差异値相等于或小于一预定正临界値时,供 应一恒定电流至该等第一及/或第二负载,且于该 电压差异値大于该预定正临界电压値时,供应一可 变电流至该等第一及/或第二负载; 其中,各个第一及第二负载之一端系个别地连接至 该等第一及第二MOS电晶体之该等汲极,且其另一端 系经由一第三负载连接至一第一电位; 其中,该电流源之一端系连接至该等第一及第二MOS 电晶体之该等源极,且其另一端系连接至一第二电 位; 其中,该等第一及第二MOS电晶体系p通道MOS电晶体; 以及 其中,该电流源于该等第一及第二输入端子间之该 电压差异値大于该预定正临界値时,供应一可令该 输出端子之一电压变为恒定之电流。 14.一种放大电路,其包含: 一第一MOS电晶体,该第一MOS电晶体具有一连接用以 输入一正逻辑输入信号之一第一输入端子之闸极 及一连接一第一负载之汲极; 一第二MOS电晶体,该第二MOS电晶体具有一连接用以 输入一与该正逻辑输入信号构成差分输入信号之 负逻辑输入信号之一第二输入端子之闸极及一连 接一输出端子及一第二负载之汲极,且与该第一MOS 电晶体配对;以及 一连接该等第一及第二MOS电晶体之源极之电流源, 该电流源系用以于该等第一及第二输入端子间之 一电压差异値介于该等预定负及正临界値间时,供 应一恒定电流至该等第一及/或第二负载,且于该 电压差异値小于该预定负临界値或大于该正临界 値时,供应一可变电流至该等第一及/或第二负载; 其中,各个第一及第二负载之一端系个别地连接至 该等第一及第二MOS电晶体之该等汲极,且其另一端 系经由一第三负载连接至一第一电位; 其中,该电流源之一端系连接至该等第一及第二MOS 电晶体之该等源极,且其另一端系连接至一第二电 位; 其中,该等第一及第二MOS电晶体系p通道MOS电晶体; 以及 其中,该电流源于该等第一及第二输入端子间之该 电压差异値大于一正临界値或小于该负临界値时, 供应可令该输出端子之一输出电压个别地变为恒 定之第一及第二输出电压値之该可变电流。 15.如申请专利范围第14项所述之放大电路,其中,该 等负及正临界値之绝对値系彼此相等。 16.如申请专利范围第15项所述之放大电路,其中,当 该电压差异値系介于该负临界値及该正临界値间 时,该输出端子之该输出电压系取决于该等第一及 第二输入端子间之该电压差异値而改变。 17.如申请专利范围第16项所述之放大电路,其中,该 第一电位系低于该第二电位。 18.如申请专利范围第17项所述之放大电路,其中,该 电流源系作用为一用以供应该恒定电流之恒定电 流源及作用为用以供应该可变电流之一可变电流 源。 19.如申请专利范围第18项所述之放大电路,其中,该 可变电流源具有一运算放大器,该运算放大器设有 藉由该运算放大器之MOS电晶体之大小而判定之一 偏置。 20.如申请专利范围第18项所述之放大电路,其中,该 可变电流源具有一运算放大器,该运算放大器设有 藉由串联连接该运算放大器之一MOS电晶体之一源 极及一电阻而来之一偏置。 图式简单说明: 第1A图系显示根据本发明之第一实施例的运算放 大器之组态的图,且第1B图系显示其特性之图; 第2A图系显示根据本发明之第二实施例的运算放 大器之组态的图,且第2B图系显示其特性之图; 第3A图系显示根据本发明之第三实施例的运算放 大器之组态的图,且第3B图系显示其特性之图; 第4A和4B图系显示设置有偏置的运算放大器之组态 的图; 第5图系显示根据本发明之第四实施例的运算放大 器之组态的图; 第6图系显示根据本发明之第五和第六实施例的运 算放大器之组态的图; 第7A图系显示在习知技术中的运算放大器之组态 的图,且第7B图系显示其特性之图; 第8图系显示在习知技术中的另一运算放大器之组 态的图; 第9图系显示在习知技术中的又一运算放大器之组 态的图;及 第10图系显示具有不同幅度的时钟和资料之波形 的图。 |
