| 摘要 |
본 발명은 저가형 폴리머 재료를 이용하여 사출 성형시킨 기판을 이용하여 간단한 구조로 제작할 수 있도록 한 멤스 디바이스 타입의 폴리머 기판을 이용한 반도체 패키지에 관한 것이다. 즉, 본 발명은 상부기판, 하부기판, 상부 및 하부기판 사이에 적층되는 캐비티기판 등 총 3개(piece)의 기판을 사용하여 멤스 디바이스를 제작하되, 전자기기에 탑재되는 하부기판을 제외하고 상부기판 및 캐비티기판을 저가형 폴리머 재료를 이용하여 사출 성형하고, 필요한 표면에 전도성패턴을 도금 처리한 구조로 구비함으로써, 기존의 멤스 디바이스 대비 공정수 절감은 물론 제조비용을 크게 절감할 수 있도록 한 폴리머를 이용한 반도체 패키지를 제공하고자 한 것이다. |
