| 主权项 |
1.一种在包括呼叫及转回之次常式操作时用来在微处理机内实施之堆叠控制装置,其包含:一第一复数可定址的暂存器,其被标示为堆叠之暂存器部,其中存有一现行堆叠框及一最新近堆叠框;一第一可定址的记忆体,具有一部份被标示为堆叠之记忆体部,当堆叠框之堆叠暂存器部被耗尽时,藉将暂存器内之値推入记忆体中而延伸该堆叠;一可定址的程式计数器暂存器,其包含现行程式指令之记忆体地址;一可定址的记忆体指标器暂存器,指出堆叠记忆体部之最顶端自由地址,记忆体指标器在暂存器自堆叠暂存器部推入时被增値,而在暂存器自堆叠记忆体部挽出时被减値;一可定址的状态暂存器,包含现行常式之计算机状态并加入一框指标器,其可将堆叠框用之堆叠暂存部之第一暂存器定址,以使程式计数器及状态暂存器于一新堆叠框之储存器在对新次常式呼叫时亦可储存呼叫现行常式之现行框指标器,在相同周期及相同有效状态,且转回至呼叫常时,可使框指标器归还为状态暂存器;及一互连暂存器及记忆体之滙流条备件者。2.如申请专利范围第1项所述之装置,其中,呼叫次常式之状态暂存器内之框指标器可定址堆叠之暂存器部内之暂存器,其为超过目前使用于呼叫常式之堆叠框之暂存器数之次一暂存器,并非呼叫常式之堆叠框之最大长度,藉以消除堆叠指标器之需求者。3.如申请专利范围第1或2项所述之装置,其中框指标至少较堆叠暂存器部之地址范围长一个位元者。4.如申请专利范围第3项所述之装置,其中框指标器为7位元长,且进一步包含构件可扩大框指标器至一32位元堆叠,其系藉结合记忆体指标器之最大有效的22个位元,此框指标器,及最小有效位元的2个,并在位元9处加入一进位,若记忆体指标器之第8个位元等于1且框指标器之最有效位元等于8者。5.如申请专利范围第4项所述之装置,其进一步包含:一连接至滙流条构件用夹处理包含于暂存器及记忆体内之値的算术逻辑单元;及暂存器之定址构件;及其中,框指标器系藉定址构件而被增値或减値,而算术逻辑单元与框指标器之增値或堆叠之定址平行操作老。6.如申请专利范围第5项所述之装置,其进一步包含装有算术逻辑单元以检查堆叠暂存器部内自由暂存器之数,比较依照框指令于堆叠框内所需之暂存器数,以及若暂存器不足时,推入至少等于堆叠暂存器部不足数目之暂存器至堆叠之记忆体部之计算构件者。7.如申请专利范围第6项之装置,其中所推入之暂存器数目包括呼叫指令与2个异常陷阱所需之暂存器保留数者。8.如申请专利范围第7项所述之装置,其进一步包含一可定址高限暂存器,用来存放堆叠记忆体部高限之地址,高限暂存器在暂存器不足之计算时可藉计算构件接连,且其中,计算构件进一步检查堆且记忆体部之潜在溢位者。9.如申请专利范围第8项所述之装置,其中当溢位示出时,在堆叠暂存器部之暂存器推入记忆体前,计算构件使微处理机分支至一异常处置次常式者。10. 如申请专利范围第9项所述之装置,其中计算构件将记忆体指标器与还原的堆叠框内之框指标器在转回时比较,以决定是否还原的堆叠框被完全包含于堆叠的暂存器部内,若未完全包含于其内时,计算构件造成一未存在于堆叠暂存器部内者暂存器之数自堆叠记忆体部被挽出至堆叠暂存器部者。11. 如申请专利范围第10项所述之装置,其进一步包含一具有堆叠记忆体部低限之地址之可定址低限暂存器,且其中,计算构件将欲自堆且记忆体部挽出之堆叠暂存器数与记忆体指标器与潜在欠位用之堆叠低限间之差异比较者。12. 如申请专利范围第11项所述之装置,其中计算构件可抑制该挽出并使微处理机在潜在欠位时分支至一异常常式者。13. 如申请专利范围第12项所述之装置,其中状态暂存器进一步包括一框长,其可界定现行堆叠框内暂孝器数,包括被传送参数之数加上当地变数之数加上将被传送之参数之数者。14. 如申请专利范围第13项所述之装置,其中框长为4位元且値 被解译为値16者。15. 如申请专利范围第13项所述之装置,其中未由次常式呼叫所产生之新堆叠框起始之定址被决定为框指标器与框长内之値的总合者。16. 如申请专利范围第13项所述之装置,其中计算构件包括一可定址差异计数器暂存器,其于位元8至2内包含一値被计算为记忆体指标器之位元8至2之结合,与包含堆叠暂存器中暂存器数减去所需保留之暂存器数之量减去包含框指标器之値加上框长,差异计数器等于 之最小有效之2位元之量,因而在差异计数器内低于之一値可对计算构件提供推入或挽出计数者。 |
