动态随机存取记忆元用之堆叠电容器

摘要

本创作系披露能确保DRAM记忆元结构稳定性之高容量堆叠电容器之设计。 此堆叠电容器为中空（或筒柱形）电容器，其数道多晶矽层之两端相连接而形成积聚电路。就其结构而言，此一新创作之堆叠电容器包括：与源极区耦连之第一道多晶矽层，沿底层平行方向延伸而超出源极区之左、右缘；一道多晶矽桥接层自第一道多晶矽层两端向上延伸；一层介电薄膜，与第一道、第二道及桥接多晶矽层之表面相接触；另有第三道多晶矽层贴着于介电薄膜之另一表面。

主权项

1.一种动态随机存取(DRAM)记忆元其半导体 底层上有一层分隔元件之氧化膜、源极区 以及漏极区,结构包括: 第一道多晶矽层,与源极区耦连并沿 底层平行方向延伸而超出源极区之左、右 缘; 自第一道多晶矽层两端向上延伸之多 晶矽桥接层; 第二道多晶矽层,耦合至该多晶矽桥 接层,以延伸而与该第一道多晶矽层平行 ; 一层介电薄膜,包覆第一道、第二道 多晶矽层以及多晶矽桥接层之表面; 第三道多晶矽层,与前述介电薄膜之 表面互相接触。2.如申请专利范围第1项所述之DRAM 记忆元 ,其多晶矽桥接层及第一、第二道多晶矽 层共同形成一个积聚电极。3.如申请专利范围第1 项所述之DRAM记忆元 ,其第三道多晶矽层为电极板。4.如申请专利范围 第1项所述之DRAM记忆元 ,其中第一、第二道多晶矽层均与多晶矽 桥接层相接。5.如申请专利范围第1项所述之动态 随机存 取记忆元,系包括一堆叠电容器,具有积 聚电极与电极板各一,其中积聚电极含: 多道多晶矽层,至少为两层; 一道多晶矽桥接层,连接前述各多晶 矽层两端。