发明名称 | 半导体测试装置及测试方法 | ||
摘要 | 一种半导体测试装置及测试方法,所述半导体测试装置中的待测试MOS晶体管的源极、漏极的其中一端与第一测试端相连接,另一端与第二测试端相连接;加热单元围绕待测试MOS晶体管设置,加热单元、电阻和二极管串联且与所述待测试MOS晶体管的源极、漏极并联,且二极管的正极对应于第一测试端,二极管的负极对应于第二测试端。在测试过程中,漏极施加电压应力和参数值测试时,通过在第一测试端、第二测试端施加不同的电压,控制二极管的导通或截止。在施加电压应力时,加热单元处于工作状态,用于模拟真实芯片中高阻器件对附近的MOS晶体管的加热影响。且参数值测试时,二极管的截止,所述加热单元不会影响待测试MOS晶体管的参数值测试。 | ||
申请公布号 | CN103941172B | 申请公布日期 | 2016.12.28 |
申请号 | CN201310024112.6 | 申请日期 | 2013.01.22 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 冯军宏 |
分类号 | G01R31/26(2014.01)I | 主分类号 | G01R31/26(2014.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
主权项 | 一种半导体测试结构,其特征在于,包括:第一测试端、第二测试端、待测试MOS晶体管、加热单元、二极管和第一电阻;所述待测试MOS晶体管的源极、漏极的其中一端与第一测试端相连接,另一端与第二测试端相连接;所述加热单元围绕所述待测试MOS晶体管设置,所述加热单元、第一电阻和二极管串联且与所述待测试MOS晶体管的源极、漏极并联,所述加热单元、电阻和二极管的串联结构的第一端与第一测试端相连接,第二端与第二测试端相连接,且所述二极管的正极对应于第一测试端,所述二极管的负极对应于第二测试端。 | ||
地址 | 201203 上海市浦东新区张江路18号 |