发明名称 |
自己整合ゲートエッジ及びローカルインターコネクト、及びそれらの製造方法 |
摘要 |
自己整合ゲートエッジ及びローカルインターコネクト構造、並びに、自己整合ゲートエッジ及びローカルインターコネクト構造を製造する方法が説明される。 一例において、半導体構造は、基板の上方に配置され、かつ第1の方向に長さを有する半導体フィンを含む。ゲート構造は、半導体フィンの上に配置され、第1の方向と直交する第2の方向に、第2の端部と向かい合う第1の端部を有する。ゲートエッジ分離構造の対は、半導体フィンをとする。ゲートエッジ分離構造の対のうち第1のゲートエッジ分離構造は、ゲート構造の第1の端部に直接隣接して配置され、ゲートエッジ分離構造の対のうち第2のゲートエッジ分離構造は、ゲート構造の第2の端部に直接隣接して配置される。 |
申请公布号 |
JP2016541114(A) |
申请公布日期 |
2016.12.28 |
申请号 |
JP20160526912 |
申请日期 |
2013.12.19 |
申请人 |
インテル・コーポレーション |
发明人 |
ウェブ、ミルトン クレア;ボーア、マーク;ガーニ、タヒア;リャオ、ズヤ エス. |
分类号 |
H01L21/336;H01L21/8234;H01L21/8238;H01L27/088;H01L27/092;H01L29/78 |
主分类号 |
H01L21/336 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|