过采样Δ‑Σ调制器的超低功耗双量化器架构

摘要

本公开涉及过采样Δ‑Σ调制器的超低功耗双量化器架构。模数转换器(ADC)的耗电量为汽车和消费装置的一个重要要求。ADC的一个特点是用于过采样Σ‑Δ调制器的双量化架构。双量化Δ‑Σ调制器具有用于数字化所述环路滤波器的输出端的第一量化器和用于数字化所述量化器的输入的第二量化。然而，第二量化器的量化噪声是高度相关的信号，并显著降低了Δ‑Σ调制器的频谱。为了解决这个问题，作出到双量化架构的改进，以取消数字化输入端的第二量化器的量化噪声。此外，该改进允许第二量化器以比第一量化器慢得多的采样速率运行。有利地，改进提供了功耗和调制器的总面积的降低。

主权项

一种具有用于处理模拟输入信号并在数字输出产生表示模拟输入信号的数字输出信号的双量化架构的低功率Δ‑Σ调制器，所述Δ‑Σ调制器，包括：环路滤波器，用于处理Δ‑Σ调制器的模拟输入信号以及从数模转换器(DAC)反馈的反馈信号之间的误差；第一模数转换器(ADC)，用于以第一采样率数字化△‑Σ调制器的环路滤波器的输出；和第二ADC，用于以与第一采样率不同的第二采样率数字化所述Δ‑Σ调制器的模拟输入信号；其中，△‑Σ调制器的数字输出取消所述第二ADC的量化噪声在。