| 摘要 |
본 발명의 반도체 메모리 장치는 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공한다. 본 발명에 따른 반도체 메모리 장치는, 적어도 하나의 버퍼 다이를 가지는 제1 그룹 다이와, 상기 제1 그룹 다이의 상부에 적층되고 복수의 관통 라인들을 통해 데이터를 통신하는 복수의 메모리 다이들을 포함하는 제2 그룹 다이를 구비한다. 상기 복수의 메모리 다이들 중 적어도 하나는 상기 제1 그룹 다이로 전송되는 전송 데이터를 이용하여 전송 패리티 비트들을 생성하는 제1 타입 ECC 회로를 가진다. 또한, 상기 버퍼 다이는 상기 복수의 관통 라인들을 통해 수신되는 상기 전송 데이터에 전송 에러가 발생된 경우에 상기 전송 패리티 비트들을 이용하여 전송 에러를 정정함에 의해 에러 정정된 데이터를 생성하는 제2 타입 ECC 회로를 가진다. |
