一种系统时钟

摘要

本发明涉及集成电路领域，公开了一种系统时钟。本发明中，一种系统时钟，包括：第一定时器和第二定时器，第一定时器的精度高于第二定时器；第二定时器持续计数，第二定时器所计数值为第一计数值；第一定时器在系统处于通信状态时计数，第一定时器所计数值为第二计数值；其中，第二定时器在第一计数值达到预定数值时，唤醒系统；第一定时器在系统被唤醒时，根据第一定时器的频率和第二定时器的频率，将当前的第一计数值转换为第一转换值；并以第一转换值作为当前的第二计数值，继续计数。本发明实施方式实现了时钟精度的提高，同时限制了系统功耗，降低成本。

主权项

一种系统时钟，其特征在于，包括：第一定时器和第二定时器，所述第一定时器的精度高于所述第二定时器；所述第二定时器持续计数，所述第二定时器所计数值为第一计数值；所述第一定时器在所述系统处于通信状态时计数，所述第一定时器所计数值为第二计数值；其中，所述第二定时器在所述第一计数值达到预定数值时，唤醒所述系统；所述第一定时器在所述系统被唤醒时，根据所述第一定时器的频率和所述第二定时器的频率，将当前的所述第一计数值转换为第一转换值；并以所述第一转换值作为当前的第二计数值，继续计数。