一种基于RS码的有限域乘法器

摘要

本发明提供了一种基于RS码的有限域乘法器，由两部分运算组成，首先是普通的多项式乘法，得到结果是一个最高阶数为2m‑2的多项式，其中，m表示两个有限域乘数的位宽，其次将这个乘积多项式对本原多项式p(x)进行取模运算，所得到的余式系数就是有限域乘法的最终结果。本发明创新地提出了一种有限域乘法器的两步实现法，其中第二步的取模计算电路由结构相同的子层构成，结构规整，易于扩展，适合工程实现，通过调节取模电路架构里的子层使得可以实现任意位宽的有限域乘法器，尤其适用于差错控制码领域如RS码的应用，可满足通信系统中VLSI设计易于实现的急切需求。

主权项

一种基于RS码的有限域乘法器，其特征在于，取模运算部分由两部分组成，其中一部分是输入信号N₀,N₁,…,N_2m‑2，另一部分由与门和异或门阵列连线实现，由结构相同的子层构成，共有m‑1子层，每层包含m‑1个与门和m个异或门；其中N₀,N₁,…,N_2m‑2是通过多项式乘法，得到结果是一个最高阶数为2m‑2的乘积多项式的系数，其中，m表示两个有限域乘数的位宽；第一个子层模块中，有m‑1个与门A_1‑1、A_1‑2….A_1‑(m‑1)和m个异或门X_1‑1、X_1‑2、X_1‑3…..X_1‑m，N_2m‑2输入信号端是所有与门的一个输入，本原多项式p(x)的各个系数P_i，i＝1,2,…,m‑1分别是各个与门的另一个输入端；除了第一子层外的其余各子层中，每个与门的一个输入为上一子层模块中第m个异或门X_k‑m的输出，本原多项式p(x)的各个系数P_i，i＝1,2,…,m‑1分别是各个与门的另一个输入端；对于每个子层中的异或门来说，在第一子层中，除了第一个异或门X_1‑1之外，每个异或门的两个输入中一个来自于该层与门的输出，另一个为N_2m‑2、N_2m‑3、…、N_m‑1，此处k为层数，而N_m‑2、N_m‑3、…、N₀在第一子层不参与运算，直接传至下一层；除了第一子层外的其他子层中，除了每个子层的第一个异或门X_k‑1之外，每个异或门的两个输入中一个来自于该层与门的输出，另外一个输入来自于上一个子层的异或门X_{(k‑1)‑(m‑1)}、X_{(k‑1)‑(m‑2)}、…、X_(k‑1)‑1的输出；这里所有子层的第一个异或门X_k‑1的一个输入来自于上一子层模块中第m个异或门X_k‑1‑m的输出，另一个输入来自于信号N_m‑1‑k；此处k表示子层的层数。